凡亿助教-谭召君
凡事用心,一起进步
打开APP
公司名片
凡亿问答 | 这个报错是为什么?
课程
直播
文章
问答
类目筛选
EDA设计
硬件技术
EDA仿真
嵌入式
IC设计
人工智能
考试认证
结构设计
其他
凡亿问答
2020-03-25 19:50:13
1552
关注
这个报错是为什么?
n这是怎么回事?
有没有大神告知一下[CQ:face,id=5]
编译
PCB设计
单端网络报错
1个回答
凡亿技术组黄老师
回答于:2020-03-25 20:21:52
关注
这是单端网络报错,确定原理图没有问题就可以忽略这个报错。
热门问答
凡亿问问
技术问答小助手,平时爱好搜集大家在技术群交流的问题,并和我们凡亿教育的工程师小哥哥们一起详细解答搜集的技术问题,让电子设计的工程师们少走弯路,遇到问题搜一搜就能够得到答案~我们一起加油!
关注
晶振需要靠近单片机的管脚放置吗?
各位老师晶振也应该靠近单片机的管脚吗晶振附近是要多铺铜吗
2019
0
1
问答
@
关注
实心铺铜问题
AD新版本画实心区域的时候 底部不是透明的 铺铜的时候看不到下面的走线 老版本是透明的 可以看到底部走线这样铺铜更方便 这个应该怎么设置
978
0
1
问答
Spark杜
哥只是个传说,不要迷恋哥!
关注
Cadence17.4 3D文件导出与软件内部不一致
使用的软件是Cadence17.4,使用内部的allegro 3D canavs看到的很多器件封装是完整的如下图但是无论通过allegro 3D canavs里面的export还是直接用pcb editor里面的 export生成的stp或
1504
0
0
问答
我来回答
首页
1
0
0