黄丽丽
凡事用心，一起进步
打开APP
公司名片
凡亿问答 | DRC错误
课程
直播
文章
问答
类目筛选
EDA设计
硬件技术
EDA仿真
嵌入式
IC设计
人工智能
考试认证
结构设计
其他
mvplay
2023-04-28 14:02:38
486
关注
DRC错误
Clearance constraint:between polygon arc on top layer and polygon track on top layer。铺铜后满屏关于这个间距错误，不知如何调整
0个回答
热门问答
初雪未央
此用户很懒什么也没留下
关注
变量定义为 uchar data *port _at_ 0x7F; 其中指针变量地址是从7F开始，还是
变量定义为 uchar data *port _at_ 0x7F;其中指针变量地址是从7F开始，还是最大地址不能大于7F呢？若port++;是不是7F+1变成80呢？
1050
0
0
问答
凡亿问问
技术问答小助手，平时爱好搜集大家在技术群交流的问题，并和我们凡亿教育的工程师小哥哥们一起详细解答搜集的技术问题，让电子设计的工程师们少走弯路，遇到问题搜一搜就能够得到答案~我们一起加油！
关注
这个问题怎么解决啊，我实际走的是20mil，为啥还是报错
这个问题怎么解决啊，我实际走的是20mil，为啥还是报错
897
0
1
问答
凡亿问答
电子工程师
关注
我想要买一套六层板的AD19的视频有吗
我想要买一套六层板的AD19的视频有吗我想要复杂一点的我刚接触的板子挺复杂的
1461
0
0
问答
我来回答
首页
0
0
0
