凡亿教育-小燕
凡事用心，一起进步打开APP
公司名片
DRC错误
Clearance constraint:between polygon arc on top layer and polygon track on top layer。铺铜后满屏关于这个间距错误，不知如何调整
0个回答
热门问答
凡亿问问
技术问答小助手，平时爱好搜集大家在技术群交流的问题，并和我们凡亿教育的工程师小哥哥们一起详细解答搜集的技术问题，让电子设计的工程师们少走弯路，遇到问题搜一搜就能够得到答案~我们一起加油！ 关注
请教一下，这17.4的PCB操作界面上面的字体缩小吗？
总感觉画图的界面不够大，和老师视频上的界面大小有差异
1083
0
1
问答