DRC错误-凡亿问答

凡亿教育-小燕

凡事用心，一起进步

打开APP



凡亿问答 | DRC错误

 

2023-04-28 14:02:38  975

关注

DRC错误

Clearance constraint:between polygon arc on top layer and polygon track on top layer。铺铜后满屏关于这个间距错误，不知如何调整

0个回答

热门问答

电子技术天花板

关注

ad18 我的图怎么都是绿色和短路

这图怎么都是绿色的，把相同网络间距改成0和允许短路后又没报错，请问我的图有什么问题

技术问答小助手，平时爱好搜集大家在技术群交流的问题，并和我们凡亿教育的工程师小哥哥们一起详细解答搜集的技术问题，让电子设计的工程师们少走弯路，遇到问题搜一搜就能够得到答案~我们一起加油！

关注

D18在规则里设置过孔和铜皮直接连接，优先级也是最高，但是PCB的过孔连接状态不变该怎么办呢？

GDN和铜牌连接不变，也刷新铺铜了GDN和铜皮连接不变，也刷新铺铜了

电子工程师

关注

请问在AD19中如何导入PDF文件？

请问在AD19中可以导入PDF文件吗？

我来回答