凡亿助教-小美
凡事用心,一起进步
打开APP
公司名片
凡亿问答 | DRC错误
课程
直播
文章
问答
类目筛选
EDA设计
硬件技术
EDA仿真
嵌入式
IC设计
人工智能
考试认证
结构设计
其他
mvplay
2023-04-28 14:02:38
508
关注
DRC错误
Clearance constraint:between polygon arc on top layer and polygon track on top layer。铺铜后满屏关于这个间距错误,不知如何调整
0个回答
热门问答
凡亿问答
电子工程师
关注
AD覆铜不能选中,不能删除怎么回事?
这个覆铜点击不了 也删不了要怎么办才能点击它删除
3948
0
1
问答
凡亿问问
技术问答小助手,平时爱好搜集大家在技术群交流的问题,并和我们凡亿教育的工程师小哥哥们一起详细解答搜集的技术问题,让电子设计的工程师们少走弯路,遇到问题搜一搜就能够得到答案~我们一起加油!
关注
AD的PCB中可以把多个元器件或开槽组合为一起吗?就比如说把图中的边框组合在一起,选中一条边,其他的也选中了。
AD的PCB中可以把多个元器件或开槽组合为一起吗?就比如说把图中的边框组合在一起,选中一条边,其他的也选中了。具体怎么操作呢?
1053
0
0
问答
电子技术天花板
PCB工程师
关注
ad17交互式布线没法走线
为什么从电阻开始走线,没法和其他元件连到一块。从其他元件开始也不行。
1821
0
2
问答
我来回答
首页
0
0
0