凡亿教育-媛媛
凡事用心,一起进步
打开APP
公司名片
凡亿问答 | DRC错误
课程
直播
文章
问答
类目筛选
EDA设计
硬件技术
EDA仿真
嵌入式
IC设计
人工智能
考试认证
结构设计
其他
mvplay
2023-04-28 14:02:38
421
关注
DRC错误
Clearance constraint:between polygon arc on top layer and polygon track on top layer。铺铜后满屏关于这个间距错误,不知如何调整
0个回答
热门问答
电子技术天花板
PCB工程师
关注
AD软件布局时矩形区域排列怎么无法无法框选呢
我用Altiumdesigner16.1(破解版)在布线图中用矩形区域排列,鼠标的十字图标已经出来了为什么框选不了元器件呢,也没反应?
2913
0
1
问答
凡亿问问
技术问答小助手,平时爱好搜集大家在技术群交流的问题,并和我们凡亿教育的工程师小哥哥们一起详细解答搜集的技术问题,让电子设计的工程师们少走弯路,遇到问题搜一搜就能够得到答案~我们一起加油!
关注
pads打开原理图时弹框提示替换字体是为什么?
pads每次打开原理图都提示替换字体,有没有大神知道办法解决?
2024
0
1
问答
凡亿-彭老师
关注
Allegro这个阻抗顶层看起来比内层要厚 为什么参数显示是一样的
1598
0
1
问答
我来回答
首页
0
0
0