凡亿教育-苏苏
凡事用心,一起进步
打开APP
公司名片
凡亿问答 | DRC错误
课程
直播
文章
问答
类目筛选
EDA设计
硬件技术
EDA仿真
嵌入式
IC设计
人工智能
考试认证
结构设计
其他
mvplay
2023-04-28 14:02:38
441
关注
DRC错误
Clearance constraint:between polygon arc on top layer and polygon track on top layer。铺铜后满屏关于这个间距错误,不知如何调整
0个回答
热门问答
夏晨曦
此用户很懒什么也没留下
关注
大佬们封装字体大小在哪调
924
0
1
问答
渺小的秘密
此用户很懒什么也没留下
关注
在一片过孔中把指定的部分网络设置为地,怎么批量更改网络呢?
我想在一批过孔中把指定的部分网络设置为地,只能一个一个孔的设置吗,怎么批量更改网络呢?
1037
0
1
问答
凡亿问答
电子工程师
关注
创库器件的时候 怎么设置这名称的位置
创建 库器件的时候 怎么设置这名称的 位置 ?
981
0
1
问答
我来回答
首页
0
0
0