凡亿教育-小辣椒
凡事用心,一起进步
打开APP
公司名片

凡亿问答 | DRC错误
 
课程 直播 文章 问答
类目筛选
EDA设计硬件技术EDA仿真嵌入式IC设计人工智能考试认证结构设计其他
mvplay
2023-04-28 14:02:38  534
关注
DRC错误
Clearance constraint:between polygon arc on top layer and polygon track on top layer。铺铜后满屏关于这个间距错误,不知如何调整
0个回答
热门问答
哥只是个传说,不要迷恋哥!
关注
老师你好,我做了一个stm32l431的最小系统,使用串口调试的时候,出现了rx发出help,tx接受到he的现象,这个是啥原因,程序在公版上测试正常
 868
 0
 0
问答
凡亿问答
电子工程师
关注
AD19只显示边框 ,铺不了铜 怎么解决?
19版本铺铜 只显示边框 上不了铜 这是什么情况啊?求解决
 2965
 0
 1
问答
凡亿问答
电子工程师
关注
有没有PCB拼板的教程?
有没有拼板的教程?
 1137
 0
 1
问答
我来回答
 首页
 0
 0
 0