凡亿问答 | DRC错误
课程
直播
文章
问答
类目筛选
EDA设计
硬件技术
EDA仿真
嵌入式
IC设计
人工智能
考试认证
结构设计
其他
mvplay
2023-04-28 14:02:38
388
关注
DRC错误
Clearance constraint:between polygon arc on top layer and polygon track on top layer。铺铜后满屏关于这个间距错误，不知如何调整
0个回答
热门问答
凡亿问答
电子工程师
关注
老师你们有AD快捷键鼠标垫对吧
老师你们有AD快捷键鼠标垫对吧可以发个链接吗想买个好的
1115
0
0
问答
夏晨曦
此用户很懒什么也没留下
关注
普通光耦和高速光耦怎么区分？
普通光耦和高速光耦怎么区分呀
509
0
1
问答
凡亿问问
技术问答小助手，平时爱好搜集大家在技术群交流的问题，并和我们凡亿教育的工程师小哥哥们一起详细解答搜集的技术问题，让电子设计的工程师们少走弯路，遇到问题搜一搜就能够得到答案~我们一起加油！
关注
AD怎么把器件的编号文本快速对齐啊？
像对齐pcb原件那样，AD怎么把器件的编号文本快速对齐啊？
613
0
1
问答
我来回答
首页
0
0
0
