凡亿教育-迪丽热巴
凡事用心，一起进步
打开APP
公司名片
凡亿问答 | DRC错误
mvplay
2023-04-28 14:02:38  833
DRC错误
Clearance constraint:between polygon arc on top layer and polygon track on top layer。铺铜后满屏关于这个间距错误，不知如何调整
0个回答
热门问答
琉璃水色
此用户很懒什么也没留下
DXP 过孔与铜厚与电流的关系
图上已经标明了铜厚，为了方便计算，我们假设孔壁铜厚=17.5um=0.5oz按照要求，你需要能够过1A的孔，铜厚1OZ,0.4mm的线宽可以做到1.1A（允许温升10°C），那么过孔的周长必须大于2倍的0.4mm(因为假设孔壁铜厚是17.5um=0.5OZ)，根据周长=2*PI*r,可以计算出r=0
1053
0
0
问答
电子技术天花板
PCB工程师
AD中只框选过孔应该如何操作
请问怎么在AD中只框选过孔而不框选铜皮？
2272
0
1
问答
凡亿问问
技术问答小助手，平时爱好搜集大家在技术群交流的问题，并和我们凡亿教育的工程师小哥哥们一起详细解答搜集的技术问题，让电子设计的工程师们少走弯路，遇到问题搜一搜就能够得到答案~我们一起加油！
请教一下，这个过孔在其他层的避让区的大小如何设置啊？
就是图中绿色部分的半径怎么设置？没有封装啊？就是放的一个过孔过孔没有封装的啊
1326
0
1
问答
我来回答
首页
0
0
0