凡亿助教-六六
凡事用心,一起进步
打开APP
公司名片
凡亿问答 | Cadence Allegro SPB OrCAD 16.6 没有capture cis的功能,打了最新补丁也没有。
课程
直播
文章
问答
类目筛选
EDA设计
硬件技术
EDA仿真
嵌入式
IC设计
人工智能
考试认证
结构设计
其他
龚晋贤18382346558 卍
2026-05-10 09:41:45
488
关注
Cadence Allegro SPB OrCAD 16.6 没有capture cis的功能,打了最新补丁也没有。
Cadence Allegro SPB OrCAD 16.6 没有capture cis的功能,打了最新补丁也没有。
0个回答
热门问答
凡亿问问
技术问答小助手,平时爱好搜集大家在技术群交流的问题,并和我们凡亿教育的工程师小哥哥们一起详细解答搜集的技术问题,让电子设计的工程师们少走弯路,遇到问题搜一搜就能够得到答案~我们一起加油!
关注
晶振附近需要放一些地孔吗?
晶振附近需要放一些地的过孔吗
2109
0
1
问答
凡亿问问
技术问答小助手,平时爱好搜集大家在技术群交流的问题,并和我们凡亿教育的工程师小哥哥们一起详细解答搜集的技术问题,让电子设计的工程师们少走弯路,遇到问题搜一搜就能够得到答案~我们一起加油!
关注
为什么这个电阻一放到原理图上去就只剩字了,啥都没有显示?
就变成这个样子了
1217
0
0
问答
电子技术天花板
PCB工程师
关注
在Altium Designer中怎样添加schlib和pcblib库文件
在Altiumdesigner中怎样添加schlib和pcblib库文件?
3041
0
1
问答
我来回答
首页
0
0
0