凡亿教育-麦麦
凡事用心,一起进步
打开APP
公司名片
凡亿问答 | 设计规则检查的时候出现这个错误,怎么解决?我把AD09删除了,现在用的是AD19
课程
直播
文章
问答
类目筛选
EDA设计
硬件技术
EDA仿真
嵌入式
IC设计
人工智能
考试认证
结构设计
其他
凡亿问答
2020-04-02 19:39:54
7132
关注
设计规则检查的时候出现这个错误,怎么解决?我把AD09删除了,现在用的是AD19
设计规则检查的时候出现这个错误,怎么解决?我把AD09删除了,现在用的是AD19
PCB设计
规则
错误
1个回答
凡亿技术组王老师
回答于:2020-04-02 20:16:10
关注
什么错误呢,麻烦截图说明一下,请谅解间隔时间要短一点
热门问答
凡亿问问
技术问答小助手,平时爱好搜集大家在技术群交流的问题,并和我们凡亿教育的工程师小哥哥们一起详细解答搜集的技术问题,让电子设计的工程师们少走弯路,遇到问题搜一搜就能够得到答案~我们一起加油!
关注
老师,请问元件的特性这里改不了位置怎么办呢?同一个图内有些可以改有些改不了
老师,请问元件的特性这里改不了位置怎么办呢?同一个图内有些可以改有些改不了
727
0
1
问答
海上洋流
活到老学到老
关注
无法选中器件中心
我点击鼠标左键捕捉这个封装器件的中心,但是光标出现在别的地方了,请各位大神老师指教
1162
0
1
问答
脸红妹妹
此用户很懒什么也没留下
关注
verilog进行浮点数乘法
我的乘法已经写了好久了,但是一直改来改去,今天终于完成了算是比较标准的一个程序吧,我把所有端口的宽度都用一个变量来表示,到时候直接改动变量的值就可以了。。。 之前,我给变量赋值的语句是这么写的: parameter e1=4'd8;///表示成数的指数位数//// parameter e2=4'd8
1002
0
0
问答
我来回答
首页
1
0
0