飘洋
凡事用心,一起进步
打开APP
公司名片
凡亿课堂 | 不得不使用时钟下降沿的情况
课程
直播
文章
问答
类目筛选
EDA设计
硬件技术
EDA仿真
嵌入式
IC设计
人工智能
考试认证
结构设计
其他
不得不使用时钟下降沿的情况
热度
2147
8
人正在学
2022-05-20
免费
皮特派
厦大硕士,B站up主,从事芯片设计和算法研发十余年,先后任职于多家国内知名芯片公司以及创业团队,担任算法经理和数字开发经理。精通WiFi、射频数字校准、ADC、数模混仿等领域。拥有国家发明专利4项。
关注
详情
目录
相关课程
电路之家
专注电子、科技分享,对电子领域深入剖解
关注
DFM可制造性分析PCB实战视频教程
领取视频以上素材请扫码添加助教备注:DFM素材
2022-09-05 14:22:58
课程
电路之家
专注电子、科技分享,对电子领域深入剖解
关注
在logic同一页面的连接关系应该怎么处理
在logic原理图软件中,同一页面的连接关系处理有两种方式:一种是直接连线的方式,一种是放置网络编号的方式使其连接在一起,视频中对添加方法进行演示和讲解。
2019-10-30 09:33:01
课程
杜勇FPGA
此用户很懒什么也没留下
关注
电子设计:Xilinx_ISE版 FPGA数字信号处理-IIR滤波器MATLAB设计
2023-12-06 15:07:30
课程
进入分区查看更多精彩内容>
精彩评论
暂无评论
发布