凡亿教育-小至
凡事用心,一起进步
打开APP
公司名片
凡亿课堂 | 硬件设计:上P下N的推挽电路结构有什么缺点
课程
直播
文章
问答
类目筛选
EDA设计
硬件技术
EDA仿真
嵌入式
IC设计
人工智能
考试认证
结构设计
其他
硬件设计:上P下N的推挽电路结构有什么缺点
热度
1466
16
人正在学
2023-10-19
免费
陈俊祥
高级硬件工程师,上市公司研发顾问,拥有EMC检测仪器开发经验,曾参与过“静电发生器”,”浪涌发生器”、“脉冲群发生器”等测试仪器的研发工作,擅长于电路设计与硬件开发。累计开发电子产品应用设计方案100多个;目前录制有多个电路设计课程,其课程“注重基础,关注实践,追求真理”,每个知识点从“是什么,有什么用,怎么用〞出发,让每一位工程师都能“懂原理,会设计,能仿真!
关注
详情
目录
相关课程
电子视界
助教
关注
Altium 17 绘制89C51开发板实战视频
学习目标:1、 掌握 Altium Designer17 基本功能操作2、 了解并设计原理图库及原理图3、 了解电子设计的基本思路及流程化设计4、 掌握交互式布局及模块化布局5、 了解生产资料的输出与整理6、 掌握 PCB 设计中常见问题的
2019-01-07 17:49:39
课程
电路之家
专注电子、科技分享,对电子领域深入剖解
关注
logic中走线交叉处连接关系的处理方法
当绘制原理图时,对于原理图连线与连线交界处,不需要连接在一起的,连线交叉是没有关系的,软件默认是不连接的。如果在连接处需要接在一起,在交叉处鼠标左键暂停走线,这个交点就会成为一个节点,对于这两种方式,视频中做了详细介绍。
2019-10-28 10:03:16
课程
杜勇FPGA
此用户很懒什么也没留下
关注
电子设计:FPGA零基础-计数器的花式写法
2023-04-19 15:16:08
课程
进入分区查看更多精彩内容>
精彩评论
暂无评论
发布