最近跟几个做了七八年硬件的朋友聊天，发现一个挺普遍的现象——技术能力都不差，原理图画得溜，EMC整改有套路，可偏偏在职场上总是吃亏。加薪轮不到自己，升职被别人抢了先，项目出了问题永远第一个被推出来背锅。说到底，不是技术不行，是思维没转过弯来

画PCB这件事，入门不难，但踩坑太容易了。很多人从原理图导入到出Gerber，整个流程跑通了就觉得自己会画板子，结果板子打回来不是这里啸叫就是那里干扰，严重的一上电直接烧器件。其实回过头看，大多数问题都出在一些低级错误上。这些错误本身不难理

说起来，电路板上最常见的元件是什么？电阻、电容、三极管。要说谁的用量最大，电容绝对排第一——随便一块板子，少则几十个，多则几百个。这里面有一大半都是去耦电容。但我发现一个特别有意思的现象：很多工程师画原理图的时候，对去耦电容的位置还挺讲究的

打开封装管理器，发现好几个元件的Footprint栏空空如也，编译直接报红。这是新手最常撞的墙，但解决起来并不难。1、根源：不是没画封装，是没绑上去AD的元件由两部分组成：原理图符号加PCB封装。封装缺失通常就三种情况。第一，元件属性里Fo

一、每个硬件工程师都踩过接地的坑电路原理图检查了一遍又一遍，器件参数核对得仔仔细细，原理上完全没问题，可板子一上电，要么芯片莫名复位，要么信号串扰得一塌糊涂，要么EMC测试时辐射超标。折腾半天，最后发现根源居然是——接地出了问题。二、接地到

凌晨两点，实验室里又只剩下我一个人。频谱仪屏幕上的曲线像过山车一样起伏，150MHz那个尖刺又冒出来了。改了两周，加了三级滤波器，换了两版共模电感，余量还是不够。我把原理图翻来覆去看了七八遍，器件参数没问题，滤波拓扑也对，可就是过不去。后来

每页都放了网络标签，结果DRC一跑全是红色警告，网络根本没连上。问题不在标签，在你没搞懂AD的跨页连线规则。1、根本原因：两种标签，作用完全不同AD里有两种标签，很多人混着用。Net Label（网络标签）：只在同一张原理图内有效。换页就断

原理图改完点更新PCB，结果走线全部消失，焊盘还在线没了。这不是AD出bug，是你跳过了ECO，直接暴力覆盖了。1、走线为什么会消失？AD默认有两种更新方式：直接覆盖（非ECO）：原理图直接改写PCB，不管你原来画了什么，全部按原理图重来。

从原理图复制一组元件到PCB，结果位号全变成R?、C?，别慌，这是AD的正常保护机制。搞懂以下三步，立刻恢复正常。问号是怎么来的？AD在粘贴元件时，为避免位号冲突，会自动将位号重置为"字母+?"格式。这不是BUG，是防重复的安全策略。第一步

焊盘对不上、库文件版本乱、元件找不到，这些问题消耗了PCB工程师大量时间。根源只有一个：库管理失控。1、分散库的三大痛点各自维护本地库，同一个电阻能出现五个版本。引脚定义不一致，焊盘尺寸随意改，封装和原理图对不上。新人入职找不到库，项目交接

硬件工程师转做PCB，最大的坑不是技术，是思维方式。原理图画得好，不代表板能打出来。这条路，几门课绕不过去。第一课：理解PCB是物理，不是逻辑原理图只讲连接关系，PCB讲的是铜、介质、铜皮之间的物理效应。你得重新理解走线不是导线，是传输线。

上次有个学员找我吐槽，说他和同事用的一模一样的TPS54331方案，12V转3.3V/3A，他的板子效率只有87%，同事轻轻松松93%。芯片一样、参数一样、原理图都一样，凭啥差这么多？他把两份PCB发给我看，我一眼就找到问题了——布局。说起

前几天在技术群里看到一位老哥发帖，说自己35岁了还在画原理图、layout，心里特别焦虑。投了几家公司的简历，面试官看着他简历上写的"高级工程师"，却委婉地问了一句："你这个年纪还在做基础工作，会不会觉得大材小用？"当时群里炸开了锅，很多人