在QuartusII下进行编译和仿真的时候,会出现一堆warning,有的可以忽略,有的却需要注意,虽然按F1可以了解关于该警告的帮助,但有时候帮助解释的仍然不清楚,大家群策群力,把自己知道和了解的一些关于警告的问题都说出来讨论一下,免得后来的人走弯路. 下面是我收集整理的一些,有些是自己的经验,

原理图编译里面比如has no driving source 以及 off grid net label都不用管吗去掉 no ERC就一大堆报错，不去掉就没有报错

主控芯片引脚间太近了,DRC报错一大堆AD里面如何取消同一器件引脚距离检查？

变压器绕制是不是没书里讲的那么复杂！一大堆公式， 后级需要最大功率和多大电压都是固定的，所以最大输出电流也是固定的， 只要绕组用的导线能承受住后级所需最大电流且溫升不超过某个值，选择合适线径绕制就行， 初次级匝数根据频率高低适当调整，（比如50kHZ时每圈1V电压，） 选择能绕制初次级绕组的

问一下allegro 如何PCB中隐藏不必要的丝印信息这一大堆不必要的小字看着有点乱版本allegro16.6重点是怎么关

老师，AD中一堆没有编号的元器件，可以从R100开始自动递增编号吗

电路编译之后，出现了一堆has only one bin的错误，需要怎么该才行

想请教一下，电路中是一些分立元件，有三极管，MOS管，电容， 电阻，稳压二极管。是应该按照信号的流向摆放元件？还是把同类型的元件先摆放在一起（比如有3个MOS管，先把他们摆放在一起？），然后再拉线么？。因为发现如果按照信号的流向摆放元件，然后感觉元件的摆放就杂乱无章。 但是如果把同类型的元件摆放在一

请问，电路图主要就是一些分立元件，是按照这些元件的相互之间的就近原则布局，还是把相同类型的元件摆放在一起然后布局。 如果按照元件的相互间信号流动的就近原则的话，布局看上去特别乱，如果把相同类型的元件放在一起，然后布局，担心影响后面的信号走线。 不知道怎么弄。

为什么加了这个后 就出现前边的一大堆的警告 ？那些影响出gerber吗？谢谢