连接器焊盘下的反焊盘，是高速背板设计中最容易被忽视的阻抗杀手。挖小了电容炸裂，挖大了电感飙升，这个尺寸到底怎么定？1、反焊盘的本质是一场电容与电感的博弈过孔焊盘与参考平面之间形成寄生电容，反焊盘越小，电容越大，阻抗越低。反焊盘越大，电容减小

设计有源滤波器时，Q值往往被视为"越高越好"的参数。然而在实际电路中，过高的Q值会让阶跃响应产生剧烈过冲，直接导致信号削波、系统失稳，甚至损坏后级器件。1、Q值到底意味着什么？Q值是谐振频率与带宽的比值，代表能量存储与损耗之比。Q=0.70

TIA电路仿真稳如老狗，一上板就振荡。十有八九，是你漏了那颗几pF的反馈电容。1、为什么会振荡光电二极管有结电容，运放输入端有共模电容，PCB走线还有寄生电容。这些电容和反馈电阻Rf构成极点，产生相位滞后。当环路增益在相位达到180度时仍大

多路复用器一切换，输出端就冒出ns级电压尖峰，幅值可达50至200mV。罪魁祸首就是电荷注入。不搞定它，16位ADC读出来可能只剩12位。1、毛刺从哪来？模拟开关由并联的NMOS和PMOS构成。控制信号跳变时，栅极-漏极寄生电容CGD将电荷

16位ADC读出来只有12位的效果，问题不在ADC，在你选的那颗运放。建立时间差一截，精度丢一截，这是模拟前端最隐蔽的坑。1、建立时间是什么？运放输出从阶跃信号开始，到进入规定误差带（如0.1%或0.01%）所需的时间。注意，0.01%的建

你选了一颗120dB CMRR的运放，实测却只有34dB。问题不在运放，在那几颗1%的电阻上。1、1%电阻，CMRR直接塌到34dB根据经典公式，仅由电阻失配决定的CMRR为：CMRR(R) ≈ (1+G) / (4×δ)其中G为差模增益，

你精心设计了低通滤波器，仿真完美，实测却满屏毛刺。问题往往不在滤波器本身，而在你选的那颗电容。1、ESR：隐藏的纹波放大器ESR是等效串联电阻，它直接决定纹波电压的大小。公式很简单：V = I × ESR。100mV的电源纹波，经过高ESR

电压跟随器，增益为1，最简单的电路。但你接上容性负载，它照样给你震荡。问题不在电路本身，在你没处理好那几皮法的负载电容。1、为什么会震荡？运放输出级本身有一定输出阻抗，通常几十欧。这个阻抗和容性负载组成了一个极点。当负载电容超过100pF，

你买了一颗CMRR高达120dB的仪表放大器，结果实测共模抑制连40dB都不到。别怀疑芯片，先看看你的REF引脚接对了没有。1、REF引脚到底是干嘛的REF引脚决定输出的直流基准电位。很多人把它直接接地，觉得省事。但问题是，地不是理想零电位

公式没算错，元件值没选错，但实测截止频率和理论差了几十倍。问题大概率出在你没算进去的寄生电容上。1、寄生电容从哪来？PCB走线本身就是电容。两根平行走线，间距1mm、长度10mm，寄生电容约0.2pF。看着不起眼，但如果你设计的是100kH

你以为把AVDD和DVDD分开供电，噪声就挡住了？太天真。共模噪声从来不走正门，它专挑你忽略的缝隙钻。噪声到底从哪串过来的第一条路：地线阻抗。1cm长、10mil宽的PCB走线就有约50mΩ电阻。数字电路瞬间抽取100mA电流，地弹噪声高达

当你放大微伏级信号时，地平面上的噪声可能比信号本身还大。这不是玄学，是现实。下面直接给解法。一、分清噪声从哪来地平面噪声主要有三个来源：热噪声、1/f闪烁噪声、外部电磁耦合。其中热噪声无法消除，只能压制。公式记牢：Vn = √(4kTRB)

你以为走线只是一根导线？在高频下，它是电容、电感和电阻的集合体，相位就是这样被偷偷吃掉了。1、分布参数有多大？FR4板上，走线每厘米约有1pF分布电容，7nH分布电感。一根20厘米的走线，光它自己就有约2pF电容和14nH电感。加上负载电容

模拟电路最怕什么？噪声。而噪声的源头，往往就是那条看似不起眼的地线。1、地回路地回路的本质是电流在闭合环路中流动时，因地线阻抗产生压降，导致不同接地点电位不等。这个压降会直接叠加到敏感信号上。一个10mV的地电位差，对精密ADC来说就是灾难

线性稳压器是一种常见的电子器件，广泛应用于电源管理领域。它的主要作用是将输入电压稳定调整为一个固定的输出电压，从而保证电子设备工作的稳定性和安全性。线性稳压器属于哪种器件？线性稳压器属于电子稳压器中的一种，是一种模拟电路器件。它通常由晶体管

01什么是虚短虚断？大家好，我是老徐，做了十年模拟电路设计，今天跟大家聊聊运算放大器里最核心的两个概念——虚短和虚断。很多初学者看到这两个词就懵了，其实它们没那么神秘。我当年第一次接触的时候，也是看了好几遍才恍然大悟。虚断（Virtual

在信号完整性分析中，数字电路的时序、串扰等问题常被重点关注，但模拟信号的反射问题往往更隐蔽且难处理，对系统性能影响显著。1、模拟信号反射的成因模拟信号对阻抗变化极为敏感。当信号沿传输线传播时，若遇到阻抗不连续点（如线宽突变、连接器接口、换层

模拟电路设计是电子工程中极具挑战性的领域，而PCB布局作为物理实现的关键环节，往往因细节疏忽导致理论设计无法落地。1. 接地过孔的“隐形杀手”问题：关键器件（如ADC）附近接地过孔不足会导致地弹噪声，使采样精度下降2-3位。解决方案：在IC