万用表量VREF，3.3V纹丝不动。但ADC采样值依然上下乱窜。很多人卡在这里，以为是参考电压的锅，其实真正的凶手藏在你看不到的地方。1、真相：万用表骗了你万用表只能测直流平均值，高频纹波完全看不见。用示波器一抓，VREF上可能叠着几十mV

回答读者一个关于采样的疑问。（我只能说这是我写的东西没有好好学习）这是一个典型的混叠（aliasing）现象。你用 45 MHz 采样频率去采一个 21.19 MHz 的信号，表面上满足奈奎斯特采样定理（采样率 > 2 × 信号频率），但实际上仍然可能出现“看似多余”的频谱分量，其原因是有很多种的，

在高频电路中，地线不再是“安全等电位体”，而是潜在的干扰发射源。如果工程师遇见PCB板上的地线干扰，要及时处理。1. 星型接地法单一参考点：所有模拟/数字地汇聚到电源入口点，避免“地环路”电流。实战案例：ADC采样电路中，将传感器地、运放地

(1) 为啥开始看SystemVue原因是因为，在用ADS中的DF进行仿真的时候，出现了一些问题。比如说，以下噪底抬升的问题。在仿真的时候，我更改了一下FFTSIZE的设置。原来，我设置的是16，也就是打算让ADC采样2^16=65536个点的。但是，在排查其他问题的时候，我把FFTSIZE改成18