1、在ad24的PCB设计中，按完快捷键TM之后，复位了错误标志，该如何再显示DRC报错？尝试之后，有些地方存在drc问题，但不报错，只有去移动的时候才会重新报错。该怎么解决？2、在X signals等长走线中，为什么会有这些飞线？该怎么关

「雾林：请教一下，这个图形的报错怎么修改，不知道是不是跟封装有关系」 - - - - - - - - - - - - - - - 提示 short-circuit constraint

怎么验证还是有错误呢 ？自动打孔直接打到焊盘上了 焊盘为GND 应该不算问题吧 ~！

为什么相同网络的过孔距离小于规则约束，在线DRC不报错呢

老师，这条GND线我已经设置成pwr类，然后我规则里也设置了pwr类的线宽最小10，最大60，为什么我连线的时候设置线宽为15的时候一直报错呢

主控芯片引脚间太近了,DRC报错一大堆AD里面如何取消同一器件引脚距离检查？

已经连上了，为什么还提示报错

换了下单位 然后pcb线全部报错了 怎么快速消除?

PCB DRC报“<0mil”有什么解决办法吗请问，是修改组焊层间距吗[坏笑]

DRC检查 出现EORROR(ORCAP-2207):Check Bus width mismatch如何解决DRC检查

请问一下这种错误会造成什么影响本身封装就是这样，连接线之后报这种错误，如果对电路没有影响可以直接忽略吗

请问以下这个是哪里冲突了我电源用的全覆铜第一个是阻焊吗我用的覆铜铺的电源

老师您好！我在给PCB增加内电层负片地的时候，存在死铜、岛铜无法去除的问题，在AD19上可以通过增加FILL消除DRC报错，在AD20里面这个方法无效，反复试验多次，最后只能缩小铺铜间距或者挪过孔的方法才可以消除；请问AD20里面有没有办法杜绝死铜产生？铺铜的时候可以勾选去死铜，但是负片里面没的选啊

我这个以太网差分对串接电容，我设置为X-NET模型，然后差分对等长设置，画过线后不显示等长数据，也没DRC报错为什么

哪位帮我看看这个错误是怎么回事，我在导入原理图出现，导入之后错误的地方都没有连接

这个圈圈是违反了什么规则？

就是不知道在什么位置Orphaned copper starting from : Region (0 hole(s)) Top Layer我把3.3V的所有网络布线全部删除了还是报错