显示错位，重装后也一样，电脑自带的任务性能显示还有很多空间没有使用

1、在ad24的PCB设计中，按完快捷键TM之后，复位了错误标志，该如何再显示DRC报错？尝试之后，有些地方存在drc问题，但不报错，只有去移动的时候才会重新报错。该怎么解决？2、在X signals等长走线中，为什么会有这些飞线？该怎么关

怎么在线库删除不了

AD差分线拖动会断开，单根线拖动不会断开；怎么设置差分线拖动不会断开？

这个怎么设置,

gnd的铜皮让这个避让了,你可以调高4-2的优先级,这个基础教程有讲吧,找到你4-2网络的那个铜皮顺序网上调https://www.pcbbar.com/forum.php?mod=viewthread&tid=29617&highlight=%D3%C5%CF%C8%BC%B6这里

大家好！请教个问题，我新建了XSIGNAL 类，选择了最长的一根线作为基准，规则里设置了这个类的线长都在这条线的±1mm，其他的线以它为目标绕等长，有什么办法可以清晰的看到长度绕够了呢，现在我绕等长的时候老是没有提示，绕一点要去看下左边框里

都是在U1和U2中间通过一个电阻的，我用另外的电脑不同版本也是有些没有添加到xSignals上面的

在做布线等长的时候，用sigXploree操作，就会出现这个错误，是为什么,我已经更改过编辑器为High speed 了

软件有问题了，有网络也说没有,大家遇到过这种问题吗,

为什么数据填好了热风焊盘不能生成，反而会报错Arc segment is outside of the extents.

Xsignal 做等长的时候 ，其他层的线也会显示灰色，这样看到眼睛好花，我看视频郑老师显示还比较正常，请问这个怎么处理啊？

今天不知道怎么回事，一绕蛇形等长的差分软件就显示错误，重启好几次了[抓狂],<?xml version="1.0"?>

排阻的位置，线序没对应上

各位大牛请问这个错误怎么解决，在封装里一个part中设置了power、passive两种pin type，放到原理图就报error prcap1619，该怎么解决呢

allegro17.2在PCB Editor中使用tool->padstack->modify design padstack，在点击某一个焊盘，然后再右击Edit，发现Pad Editor里边没有焊盘尺寸数据，请求大佬门的帮助，搞了几天头都大了也没查出什么原因

allegro sigxplorer 不能放入模型