确定
结果：搜索“
SI
”相关内容
推荐
课程
文章
问答
文库
问
AD24的2个小问题
焰火
提出了一个问题
2024-04-26 13:41:56
1、在ad24的PCB设计中，按完快捷键TM之后，复位了错误标志，该如何再显示DRC报错？尝试之后，有些地方存在drc问题，但不报错，只有去移动的时候才会重新报错。该怎么解决？2、在X signals等长走线中，为什么会有这些飞线？该怎么关
查看全部
65 浏览
0 回答
1
问答
问
Altium Designer 23在线器件库添加与删除的问题？？？
欧小豪
提出了一个问题
2024-03-28 10:10:11
怎么在线库删除不了
查看全部
83 浏览
0 回答
0
问答
问
Altium Designer 差分布线不能调整走线，拖动布线就会断开
浅夏蔷薇
提出了一个问题
2023-12-26 17:39:13
AD差分线拖动会断开，单根线拖动不会断开；怎么设置差分线拖动不会断开？
查看全部
481 浏览
0 回答
0
问答
问
oorcad 放置器件报错 part pm2019 is out of date with respect to the design cache.
月照花影移
提出了一个问题
2023-12-21 17:52:26
这个怎么设置,
查看全部
251 浏览
0 回答
0
问答
问
Altium Designer如何调整铜皮的铺铜优先级？
顾北清歌寒
提出了一个问题
2023-11-27 18:53:51
gnd的铜皮让这个避让了,你可以调高4-2的优先级,这个基础教程有讲吧,找到你4-2网络的那个铜皮顺序网上调https://www.pcbbar.com/forum.php?mod=viewthread&tid=29617&highlight=%D3%C5%CF%C8%BC%B6这里
查看全部
348 浏览
0 回答
0
问答
问
XSIGNAL 等长的问题
秋风
提出了一个问题
2023-11-01 10:07:28
大家好！请教个问题，我新建了XSIGNAL 类，选择了最长的一根线作为基准，规则里设置了这个类的线长都在这条线的±1mm，其他的线以它为目标绕等长，有什么办法可以清晰的看到长度绕够了呢，现在我绕等长的时候老是没有提示，绕一点要去看下左边框里
查看全部
167 浏览
0 回答
0
问答
问
为什么我用xSignals对U1和U2进行等长，为什么老是有些网络添加不上？
HWF
提出了一个问题
2023-09-24 17:04:21
都是在U1和U2中间通过一个电阻的，我用另外的电脑不同版本也是有些没有添加到xSignals上面的
查看全部
235 浏览
0 回答
1
问答
问
allegro 用sigXploree添加等长组，报错.SAV
薰衣草香
提出了一个问题
2023-08-16 17:42:27
在做布线等长的时候，用sigXploree操作，就会出现这个错误，是为什么,我已经更改过编辑器为High speed 了
查看全部
262 浏览
0 回答
0
问答
问
orcad 报错 NO signals present
海上的孤盗
提出了一个问题
2023-07-28 17:51:09
软件有问题了，有网络也说没有,大家遇到过这种问题吗,
查看全部
417 浏览
0 回答
0
问答
问
制作flash填写了数为什么不生成热风焊盘？
沐风姑娘
提出了一个问题
2023-06-13 14:01:41
为什么数据填好了热风焊盘不能生成，反而会报错Arc segment is outside of the extents.
查看全部
223 浏览
0 回答
0
问答
问
AD怎么把其他层的线完全隐藏？
蝶衣羽化
提出了一个问题
2023-05-23 11:01:05
Xsignal 做等长的时候 ，其他层的线也会显示灰色，这样看到眼睛好花，我看视频郑老师显示还比较正常，请问这个怎么处理啊？
查看全部
256 浏览
0 回答
0
问答
问
总是软件崩溃，一绕蛇形等长的差分软件就显示错误，重启好几次了[抓狂]
夏了夏天
提出了一个问题
2023-05-19 17:46:49
今天不知道怎么回事，一绕蛇形等长的差分软件就显示错误，重启好几次了[抓狂],<?xml version="1.0"?>
查看全部
226 浏览
0 回答
0
问答
问
AD批量创建X-Signal时失败（两芯片之间有排阻），大家知道怎么正确批量创建吗
空自忆
提出了一个问题
2023-04-05 18:45:52
排阻的位置，线序没对应上
查看全部
346 浏览
0 回答
0
问答
问
capture CIS - Error ORCAP 1619疑问
提出了一个问题
2023-02-26 12:00:04
各位大牛请问这个错误怎么解决，在封装里一个part中设置了power、passive两种pin type，放到原理图就报error prcap1619，该怎么解决呢
查看全部
601 浏览
0 回答
0
问答
问
请问大佬这种打叉的引脚在huae元器件的时候用什么引脚类型？普通引脚passive？
初雪未央
提出了一个问题
2023-02-01 15:44:52
查看全部
303 浏览
0 回答
0
问答
问
allegro 使用assign color赋予的颜色，怎么能够全清除恢复层本身的颜色？
洛筱爱
提出了一个问题
2023-01-31 14:23:26
查看全部
414 浏览
0 回答
0
问答
问
allegro PCB Editor中modify design padstack->editor显示尺寸数据的问题
hqh
提出了一个问题
2022-11-01 17:38:13
allegro17.2在PCB Editor中使用tool->padstack->modify design padstack，在点击某一个焊盘，然后再右击Edit，发现Pad Editor里边没有焊盘尺寸数据，请求大佬门的帮助，搞了几天头都大了也没查出什么原因
查看全部
549 浏览
0 回答
0
问答
问
allegro sigxplorer
提出了一个问题
2022-10-07 21:37:42
allegro sigxplorer 不能放入模型
查看全部
552 浏览
0 回答
0
问答
问
为什么这里有两个Broken啊？
雨萌
提出了一个问题
2022-09-26 14:35:36
查看全部
405 浏览
0 回答
0
问答
问
Altium Designer 导DXF文档出错
baozhang2sc1815
提出了一个问题
2022-09-25 14:36:12
altlum designer 导dxf文档出现如下ErrorAccess violation at address 000000018F4B058F inmodule ‘LoadDXF.dll’,Read of address FFFFFFFFFFFFFFFF
查看全部
0 浏览
0 回答
0
问答
问
1
