确定
结果:搜索“
Verilog
”相关内容
推荐
课程
文章
问答
文库
脸红妹妹
此用户很懒什么也没留下
关注
verilog进行浮点数乘法
我的乘法已经写了好久了,但是一直改来改去,今天终于完成了算是比较标准的一个程序吧,我把所有端口的宽度都用一个变量来表示,到时候直接改动变量的值就可以了。。。 之前,我给变量赋值的语句是这么写的: parameter e1=4'd8;///表示成数的指数位数//// parameter e2=4'd8
968 浏览
0 回答
0
问答
软喵酱メ
此用户很懒什么也没留下
关注
verilog中.v文件和.h文件的区别
.h .h用于告诉别人你的程序是用来做什么,一般应包括一些宏定义和变量,函数声明。(强调:接口,功能) .v .v文件是所有函数和变量的定义,用于告诉计算机,你的程序要做什么。 (强调:结构,实现)
1155 浏览
0 回答
0
问答