截止频率够低，带外杂散怎么还会折回通带？ADC前端的低通截止频率已经压在目标带宽外，FFT里却还是冒出一根稳定的低频杂散。这个现象很容易被误判成电源纹波或数字串扰。核心判断是：抗混叠滤波器不能只看−3dB截止点，它必须在所有“会折回目标带宽

程序随机触发Core Dump，用GDB加载后发现调用栈完全乱掉，看不到任何有效函数信息，根本定位不到崩溃点。这类问题不是调试器故障，是编译和运行环节的几个细节没处理好。1. 编译保留调试信息编译时添加-g选项，同时关闭-O3最高级优化。高

TSS-43ULN+是一款基于pHEMT的宽带、超低噪声MMIC放大器，具有高P1dB、高IP3和压控关断能力。该放大器的工作频率为500至4000 MHz，具有典型的0.4 dB噪声系数、19 dB增益、+23.7 dBm P1dB和+3

EMC辐射骚扰整改，两天时间把主控芯片加屏蔽罩、晶振做包地、电源输入加滤波器，能想到的招全上了，测出来骚扰还是超。再三确认每一步都做到位了，最后用近场探头顺着板子扫了一遍，发现在一根排线附近场强最高。换了这根排线的走向，骚扰直接降了10dB

一个6dB的衰减器焊到射频链路里，本来指望降低点功率，测出来插损反而比不焊还大。第一个念头就是焊坏了——虚焊、连锡、焊点吃锡过多导致微带线短路。但排查完焊点发现没问题，那问题到底在哪？不一定是焊坏了衰减器焊上之后插损变大，有几种可能，焊点问

仿真和实测差几个dB，不是运气差，是模型漏了东西。多数工程师只盯着波形对比，却没追问偏差的根因。1、封装寄生，最大的隐形杀手IBIS模型只描述芯片引脚行为，不包含封装。焊球电感、TSV电容、重布线层的寄生参数，在GHz频段轻松贡献1到3个d

RE辐射发射超标，接口线上加了一堆共模电感和滤波电容，结果频谱仪上一看，改善不到3dB。继续加料，电感换更大的，电容并更多的，还是压不住。折腾了两个星期，最后把连接器外壳好好接到机壳地上，那个恼人的尖峰直接消失了。这种事不少见。接口滤波加了

做电池供电的产品，低功耗是绕不开的话题。STM32这类单片机提供了好几种低功耗模式，其中最容易搞混的就是Stop和Standby。很多人知道Standby功耗更低，但低多少、牺牲了什么、什么时候该用哪个，并不一定说得清楚。今天就掰开揉碎了聊

PCIe 5.0的端到端链路损耗预算仅36dB@16GHz，比4.0的28dB@8GHz严苛得多。当设计余量不足时，工程师面临一个灵魂拷问：砸钱换板材，还是加Retimer芯片？先看损耗都花在哪？一条典型PCIe 5.0 x16链路，CPU

你选了一颗120dB CMRR的运放，实测却只有34dB。问题不在运放，在那几颗1%的电阻上。1、1%电阻，CMRR直接塌到34dB根据经典公式，仅由电阻失配决定的CMRR为：CMRR(R) ≈ (1+G) / (4×δ)其中G为差模增益，

你买了一颗CMRR高达120dB的仪表放大器，结果实测共模抑制连40dB都不到。别怀疑芯片，先看看你的REF引脚接对了没有。1、REF引脚到底是干嘛的REF引脚决定输出的直流基准电位。很多人把它直接接地，觉得省事。但问题是，地不是理想零电位

开关电源一上电，示波器探头还没搭上去，辐射超标的数据就先跳出来了。频谱仪上那根怎么也压不下去的包络曲线，让多少工程师熬红了眼。翻开整改报告，密密麻麻写着辐射超标 10dB，整改措施列了一串，加屏蔽线、套磁环、铺地铜——能想到的都试了，效果还

实验室里，一台工业控制板EMC测试辐射超标。整改工程师信心满满地加了三级滤波器，换了屏蔽外壳，折腾两个月，辐射裕量从-3dB变成了-2dB。委托方问：还能不能再压一压？工程师沉默了半天。这场景眼熟吗？说实话，EMC整改做到最后，大家都在滤波