随着电路系统设计复杂性和集成度的大规模提高，电子系统设计所面临的的挑战不再以硬件工具为主，而是传输线的工作频率和信号完整性问题等，传统电路设计知识已无法应付，这也开始要求电子工程师必须具备高速电路设计知识，因为只有通过使用高速电路，才能实现设计过程的可控性，今天我们来讲讲高速电路是什么？如何确定高速信号？

1、什么是高速电路？

一般来说，如果数字逻辑电路的频率已达到或超过45MHz-50MHz，且工作在该频率以上的电路已占据整个电子系统一定的分量，将其称为高速电路。

实际上，信号边沿的谐波频率比信号本身的频率高，是信号快速变化的上升沿与下降沿（或叫做：信号的跳变）引发了信号传输的非预期结果。因此通常约定如果线传播延时大于1/2数字信号驱动端的上升时间，则认为此类信号是高速信号并产生传输线效应。

信号的传递发生在信号状态改变的瞬间，如上升或下降时间。信号从驱动端到接收端经过一段固定的时间，如果传输时间小于1/2的上升或下降时间，那么来自接收端的反射信号将在信号改变状态之前到达驱动端。反之，反射信号将在信号改变状态之后到达驱动端。如果反射信号很强，叠加的波形就有可能会改变逻辑状态。

2、如何确定高速信号？

上面我们定义了传输线效应发生的前提条件，但是如何得知线延时是否大于1/2驱动端的信号上升时间?一般地，信号.上升时间的典型值可通过器件手册给出，而信号的传播时间在PCB设计中由实际布线长度决定。下图为信号上升时间和允许的布线长度延时)的对应关系。

PCB板上每单位英寸的延时为0.167ns. 但是，如果过孔多，器件管脚多，网线上设置的约束多,延时将增大。通常高速逻辑器件的信号上升时间大约为02ns。如果板上有GaAs芯片，则最大布线长度为7.62mm。

设Tr为信号上升时间，Tpd为信号线传播延时。如果Tr=4Tpd,信号落在安全区域。如果2Tpd=T=4Tpd,信号落在不确定区域。如果T=2Tpd,信号落在问题区域。对于落在不确定区域及问题区域的信号，应该使用高速布线方法。