1. 层叠一般都是双数，一般是4层，6层增加,高速信号都需要有完整的参考平面的

2.差分走线注意要满足差分间距要求

3.CC1和CC2属于重要信号管脚，走线需要加粗处理，ESD器件尽量靠近管脚摆放

4.存在多处开路报错

5.差分注意能顶层连通的就不用打孔，此处需要优化一下，修改一次走线路径

6.USB3.0和TYPEC都需要控制90欧姆的阻抗，需要添加差分对进行对内等长，误差5mil

7.注意差分线对内等长凸起的锯齿状高度不能超过线距的两倍

对差分还不太了解，后期自己看一下视频，理解一下重新在做一下

以上评审报告来源于凡亿教育90天高速PCB特训班作业评审

如需了解PCB特训班课程可以访问链接或扫码联系助教：

https://item.taobao.com/item.htm?spm=a1z10.1-c-s.w21136784-21870440400.21.5c7b5284NnAAq6&id=601258730169