凡亿专栏 | RK3588产品ESD/EMI防护设计建议
RK3588产品ESD/EMI防护设计建议

ESD:Electro-Static discharge的简称,意思是“静电释放”。静电是一种自然现象,通常通过接触、摩擦、电器间感应等方式产生,其特点是长时间积聚、高电压(可以产生几千伏甚至上万伏的静电)、低电量、小电流和作用时间短的特点,常常造成电子电器产品运行不稳定,甚至损坏。

EMI:Electromagnetic Interference的简称,直译是电磁干扰;在高速PCB及系统设计中,高频信号线、集成电路的引脚、各类接插件等都可能成为具有天线特性的辐射干扰源,能发射电磁波并影响其他系统或本系统内其他子系统的正常工作。


ESD防护设计

1)模具上做隔离:接插件能内缩的尽量内缩于壳体内,让静电释放到内部电路上的距离变长,能量变弱,测试标准由接触放电条件变为空气放电等;

2)在PCB布局时做好敏感器件的保护、隔离,一些敏感模块如射频、音频、存储器可以添加屏蔽罩;

3)布局时尽量将RK3588芯片及核心部件放在PCB中间,不能放在PCB中间的,需要保证屏蔽罩离板边至少2MM以上的距离,且要保证屏蔽罩能够可靠接地;

4)应该按功能模块及信号流向来布局PCB, 各个敏感部分相互独立,对容易产生干扰的部分最好能

隔离,比如DCDC开关电源模块等。

5)要求合理摆放应对ESD器件,一般要求摆在源头,即ESD器件摆放在接口处或静电释放处,走线时先经过静电器件之后再打孔引出,如图1 所示。


image.png

图1 ESD布线示意


6)元件布局远离板边且距插接件有一定距离,一般建议布局板边至少20mil,接插件40mil以上;

7)PCB表面一定要有良好的GND回路,各接插件在表层都要有较好的GND连接回路。有加屏蔽罩的应尽量跟表层地相连,并在屏蔽罩焊接处多打地孔接地。要做到这一点,就要求各个连接座部分在表层不要走线,也不要出现大范围切断表层铜皮的走线;

8)表层板边不走线且多打地孔,必要时要做好信号跟地之间的隔离,如图2 所示;


image.png

图2 板边GND 孔的添加


10)如果有经连接器实现板对板连接时,建议全部信号串接一定阻值的电阻(2.2ohm-10ohm之间,具

体以能满足SI测试为准),以及预留TVS器件,可提升抗静电浪涌能力;

11)RK3588 nPOR管脚的100nF电容必须靠近管脚放一个8/16mil的地过孔,空间允许建议打两个以上,更良好的接地; 

12)关键信号比如Reset、时钟、中断等敏感信号与板边距离不得小于5mm,走线下方需要有参考平面,避免出现边缘效应,如图3 所示。


image.png

图3 关键信号距离板边的间距


9)在PCB板空白多露铜,以便加强静电释放效果,或者便于增加加泡棉等补救措施,如图4 所示。

13)其它外围芯片如果有带Reset管脚,建议增加100nF电容必须靠近管脚,电容的地焊盘必须有一

个8/16mil地过孔,空间允许建议打两个以上,更良好的接地,如图5 所示。


image.png

图4 PCB空白处露铜处理


image.png

图5 电容管脚GND孔的放置


14)从PCB上进行隔离,让静电只能释放在部分区域,比如座子地管脚单独过孔和内层的地层连接,

对表层的PCB进行Keepout,表层的地铜皮和管脚尽量远离,即让敏感信号远离静电易放电区域(表层地铜皮)等等,如图6 所示,在表层隔离HDMI信号与GND的距离。


image.png

图6 HDMI信号与GND的隔离


EMI防护设计

1)电磁干扰三要素:干扰源、耦合通道及敏感设备,如图7 所示,我们不能处理敏感设备,所以处理EMI就只能从干扰源跟耦合通道入手。解决EMI问题,最好的方式就是消除干扰源,消除不了的就想办法切断耦合通道或者避免天线效应;


image.png

图7 EMC三要素


2)PCB上干扰源一般很难完全消除,可以通过滤波、接地、平衡、阻抗控制,改善信号质量(如端

接)等方法来应对。各种方法一般会综合运用,但良好的接地是最基本的要求;

3)常用应对EMI材料有屏蔽罩、专用滤波器、电阻、电容、电感、磁珠、共模电感/磁环、吸波材

料、展频器件等;

4)滤波器选择原则:若负载(接收器)为高阻抗(一般的单端信号接口都是高阻抗,比如SDIO、RBG、CIF等),则选择容性滤波器件并入线路;若负载(接收器)为低阻抗(比如电源输出接口),则选择感性滤波器件串入线路。使用滤波器件后不能使信号质量超出其SI许可范围。差分接口一般使用共模电感来抑制EMI;

5)PCB上屏蔽措施需良好接地,不然可能会引起辐射泄露或者屏蔽措施形成了天线效应,连接器的

屏蔽需符合相关技术标准;

6)RK3588展频的能分模块使用。展频的程度需根据相关部分对信号的要求而定。具体措施见RK3588展频说明;

7)所有时钟串接的匹配电阻,建议保留,提供匹配阻抗,提高信号质量的改善措施;

8)DC电源输入处,有条件可预留电源共模电感或EMI滤波器;

9)USB、HDMI、VGA、屏连接座等接口处增加预留共模电感或滤波电路;

10)有加散热器时,要注意散热器也有可能耦合EMI能量,产生辐射,在选用散热器时除了满足热设计要求,还应满足EMI测试要求。散热器要预留接地条件,当有需要接地时,将散热器接地,此处不好明确接地点个数及怎么选择接地点,需要第一个版本硬件在实验室实际测试时依据实际情况整改;

12)EMI跟ESD对LAYOUT的要求有高度一致性,前述ESD的LAYOUT要求,大部分适用于EMI防护。另外增加下面的要求:

A、尽量保证信号完整性;

B、差分线要做好等长及紧密耦合,保证差分信号的对称性,以尽量减少差分信号的错位,避免转化成引起EMI问题的共模信号,如图8 所示。


image.png

图8 差分信号的对称性


C、有插件器件等带金属壳器件的元件,应避免耦合干扰信号从而辐射。也要避免器件的干扰信

号从壳体耦合到其他信号线;

D、所有时钟串接的匹配电阻靠近CPU端(源端),CPU管脚和电阻之间走线必须控制在400mil以内;

E、如果PCB超过4层板,建议让所有时钟信号尽量走内层;

F、防止电源辐射,电源层覆铜必须内缩,以一个H(电源和地之间的介质厚度)为单位,建议

内缩20H,我们要求地平面大于电源或信号层,这样有利于防止对外辐射干扰和屏蔽外界对自身的干扰,(一般情况下在PCB设计的时候把电源层比地层内缩1mm即可,不然严格去满足20H的话会导致PCB走线不方便,如图9 所示。)


image.png

图9 20H原则


声明:本文转载自凡亿电路 公众号,如涉及作品内容、版权和其它问题,请于联系工作人员,我们将在第一时间和您对接删除处理!

声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表凡亿课堂立场。文章及其配图仅供工程师学习之用,如有内容图片侵权或者其他问题,请联系本站作侵删。
相关阅读
进入分区查看更多精彩内容>
精彩评论

暂无评论