90天全能特训班21期 -AD-ZJC-USB3.0
注意差分出线要尽量耦合，走一起
2.注意差分走线需要按照阻抗线宽线距走线，否则容易产生阻抗突变
3.打孔要打在ESD器件前面
4.走线一层连通不用打孔
差分需要进行对内等长，误差5mil
差分对内等长凸起高度不能超过线距的两倍
注意器件摆放不要干涉一脚标识
规则添加需要优化
以上评审报告来源于凡亿教育90天高速PCB特训班作业评审
如需了解PCB特训班课程可以访问链接或扫码联系助教：
https://item.taobao.com/item.htm?spm=a1z10.1-c-s.w21136784-21870440400.21.5c7b5284NnAAq6&id=601258730169
声明：本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人，不代表凡亿课堂立场。文章及其配图仅供工程师学习之用，如有内容图片侵权或者其他问题，请联系本站作侵删。
相关阅读
进入分区查看更多精彩内容>
暂无评论