今日正文

(1) ADC的硬件设计

想要保证ADC的性能能够发挥出来，在做ADC硬件设计的时候，需要注意一些事项。

从顶层看，ADC可以看作三个输入，一个输出。三个输入分别为ADC输入端的信号，ADC的时钟信号，ADC的电源输入。

所以，在设计的时候，需要控制好这三个输入口输入信号的质量。

这是硬件设计上的一些考虑项。

不过，在使用ADC之前，最好还是能够了解一下采样定理。

(2) 采样定理

理想采样，就是用冲激函数的周期序列来对输入模拟信号x(t)进行采样，得到采样后的信号，如下图所示。

看蓝色区域的采样后的频谱，你会发现，虽然频谱每隔fs会周期性的复制，但是，采样后的频谱，在-fs/2~fs/2范围内，与原始模拟信号的频谱一样。也就是说，采样得到的数字信号保留着模拟信号的信息。

实际ADC的采样过程，可以描述为采样和保持(sampling and holding)，会和理想采样有一点点差别。

(3) 过采样

如果采样是过采样的话，采样频率需要满足fs>=2*fmax，这样的话，才能保证采样后的信号不会发生混叠，如下图所示。

所以，我们在链路设计时，需要在ADC前面加一个抗混叠滤波器，保证fs≥2*fmax。

在超外差接收机中，不管有没有镜像干扰，都需要加一个镜像抑制滤波器，ADC前面的抗混叠滤波器也有点这个意思。

不管有没有带外信号，都需要加抗混叠滤波器，因为ADC前级链路放大后的热噪声，也会混叠到带内，影响ADC的输出SNR。

(4) 欠采样

采样，除了过采样之外，还有一个欠采样。

过采样的时候，需要fs>2*fmax。欠采样，是说fs

那什么是奈奎斯特域呢？

假设采样率为fs，那么DC~fs/2，称为第一奈奎斯特域；fs/2~fs，称为第二奈奎斯特域；fs~1.5fs称为第三奈奎斯特域，依次类推。

欠采样时，要求采样率能满足两个要求，即：

其实这两个条件，联合起来，就是告诉你说，你的被采样信号的频段需要在同一个奈奎斯特域上，不要超过这个域，也不要跨域，并且最好处在一个奈奎斯特域的中间。

这个靠近中间的话，抗混叠滤波器也好做一点，如果偏向一边，那对滤波器一边的抑制度，就要求太高了。