引言
垂直耦合器在集成光电子技术中扮演着重要角色，能够实现光纤与片上波导之间的高效光传输。传统光栅耦合器设计通常存在占用面积大、效率有限等问题。本文探讨了创新方法，利用拓扑优化在硅基绝缘体(SOI)平台上创建紧凑、高性能的垂直耦合器[1]。
拓扑优化简介
拓扑优化是强大的反向设计技术，通过迭代修改材料的空间分布来最大化所需的性能指标。对于光电子器件，这通常涉及在定义的设计区域内改变折射率分布，以优化耦合效率或其他性能指标。
优化过程从初始条件开始——可以是块状硅区域或硅和二氧化硅的混合物。通过多次迭代，算法逐步完善结构，创建出性能优于传统设计的复杂硅和空气间隙图案。
图1：说明拓扑优化垂直耦合器的工作原理和功能的示意图。
优化设计的关键组成部分
拓扑优化垂直耦合器包含几个关键元素：
紧凑尺寸：设计区域限制在14 μm x 14 μm，显著小于传统光栅耦合器。
浅刻蚀结构：70 nm厚的设计区域位于150 nm硅层之上，实现高效光衍射。
底部反射器：埋氧层下方的金属层增强了方向性，提高了耦合效率。
条形波导：耦合器连接到标准450 nm x 220 nm硅波导。
优化过程
拓扑优化使用Lumopt工具结合有限差分时域(FDTD)模拟。主要步骤包括：
1. 定义设计区域和模拟参数。
2. 设置高斯光源模拟光纤输入。
3. 将性能指标定义为输入模式和波导模式之间的重叠。
4. 迭代更新材料分布以最大化耦合效率。
5. 应用约束确保可制造性（如最小特征尺寸150 nm）。
图2：优化过程中拓扑优化结构和耦合效率的演变。
结果和性能
优化后的垂直耦合器实现了显著性能：
耦合效率：在1550 nm波长处为-0.35 dB（92.2%）
3 dB带宽：35 nm
紧凑尺寸：14 μm x 14 μm
图3：(a) 最终设计的垂直耦合器三维渲染图。(b) 模拟电场分布。(c) 优化耦合器的光谱响应。
优化设计的主要特征
基于孔洞的结构：优化创建了硅中细长空洞和岛状结构的图案。
弧形几何：共焦链状特征有助于光学模式的绝热转换。
准周期性图案：这些特征可能改善了与高斯光纤模式的匹配。
底部边缘反射器：作为分布式布拉格反射器将光重定向到波导中。
底部反射器的重要性
金属底部反射器在实现高效率中起着关键作用：
回收原本会泄漏到衬底的光
增强耦合器的整体方向性
集成到优化过程中以获得最佳性能
模拟显示，移除底部反射器会使衬底泄漏增加到约40%，显著降低耦合效率。
图4：移除底部反射器后优化耦合器的光谱响应，显示衬底泄漏增加。
替代设计和进一步改进
基于岛状结构：从混合初始条件开始可能导致设计出长条状硅岛而非孔洞。
宽带优化：在优化过程中考虑更宽的波长范围可以改善带宽，但会增加计算时间。
多级刻蚀：结合全刻蚀和浅刻蚀可能进一步提高性能，类似于交错光栅耦合器。
制造考虑因素
优化设计与标准SOI制造工艺兼容：
最小特征尺寸：约150 nm
两步刻蚀：70 nm浅刻蚀 220 nm全刻蚀
底部反射器：可通过背面金属沉积或晶圆键合实现
与传统设计的比较
拓扑优化垂直耦合器相比传统光栅耦合器具有几个优势：
更高效率：-0.35 dB耦合损耗，而传统设计为-0.6至-2.59 dB
更小尺寸：14 μm x 14 μm，而传统耦合器长度为45-800 μm
垂直耦合：消除了倾斜光纤对准的需求
结论
拓扑优化使设计紧凑、高效的垂直耦合器成为可能，性能优于传统光栅结构。通过结合底部反射器和利用复杂、非直观的几何形状，这些耦合器实现了亚分贝耦合损耗，同时保持小尺寸。这种方法为集成光电子线路中的高效光纤到芯片耦合提供了新的可能性，特别是在需要最小化损耗的量子技术应用中。
随着制造能力的不断提高，实现这些优化设计将变得越来越可行，为更紧凑、高效的光电子集成线路铺设基础。未来的工作可能集中在扩大优化以考虑更广的波长范围，探索多级刻蚀，或将该技术调整应用于硅基绝缘体以外的其他材料平台。
暂无评论