引言

人工智能和机器学习应用的指数级增长已经对数据中心的高带宽、低延迟光学连接产生了巨大需求。传统的光学互连解决方案，如可插拔光学模块，在满足现代超大规模计算环境日益增长的数据速率要求方面已经达到极限。这一挑战推动了先进硅基光电子封装技术的发展，使光电共封装系统能够支持下一代AI/ML集群和高性能计算应用的大规模数据吞吐量要求[1]。

1

光电共封装引擎架构理解

光电共封装引擎代表了一种将光电子和电子组件集成在单个封装内的新方法。这种异构集成策略消除了分立组件assembly的需求，同时保持优越的信号完整性并实现成本效益高的可扩展制造。关键创新在于使用成熟的供应链和先进封装技术无缝结合独立优化的电子和光电子chiplet。

光学引擎架构围绕包含多个高速光学组件的光电子集成芯片展开。在演示的设计中，光电子集成芯片包含32个行波马赫-泽德硅调制器和32个锗光电探测器，每个都能够使用112 GBaud PAM-4调制支持224 Gbps的数据速率。调制器和光电探测器组件均实现了超过50 GHz的射频电光和光电带宽，具备出色的高频性能。

图1：光电子集成芯片调制器和接收器在224 Gbps PAM-4下的测量眼图，显示出优秀的信号质量，具有清晰的眼图开口，调制器的TDECQ为1.78 dB。

完整的光学引擎在15mm x 12.45mm的紧凑占用空间内实现了令人印象深刻的6.4 Tbps总吞吐量。这种卓越的密度通过将光电子集成芯片与8个处理信号处理、放大和控制功能的电子集成线路(EIC)精心集成而实现。紧凑的设计使其适合部署在空间受限的数据中心环境中，在这些环境中最大化带宽密度非常重要。

2

先进封装集成和制造工艺

光电共封装引擎的制造工艺需要复杂的封装技术，既要保护精细的光学耦合要求，又要实现大批量生产。工艺集成流程精心保护关键的光电子集成芯片部分，特别是对系统性能至关重要的边缘和垂直光学耦合接口。

图2：完整的6.4 Tbps光学引擎布局，显示了封装平面图和横截面示意图，展现了光电子集成芯片、EMC和玻璃通孔的集成。

带有光斑尺寸转换器的边缘耦合器为外部光学输入/输出连接的光耦合提供接口，实现光学引擎与外部光纤网络之间的高速数据传输。同时，光栅耦合器在晶圆级测试中发挥重要作用，允许在最终assembly之前在制造过程中对光学引擎进行全面性能验证。这种测试能力确保整个生产过程中的质量控制和可靠性。

尺寸为9.1mm x 10.5mm的光电子集成芯片通过复杂的300mm晶圆重构模塑工艺与环氧模塑化合物(EMC)以及穿封装互连(TPI)一起进行嵌入。此工艺实现多种芯片类型的集成，同时保持精确对准和机械稳定性。调制器从外部激光源接收光，而跨阻放大器(TIA)和驱动器集成线路使用倒装芯片技术assembly到正面再分布层(RDL)上。

图3：模塑后重构晶圆的横截面视图，清楚地展示了嵌入在将组件结合在一起的模塑化合物中的光电子集成芯片和玻璃通孔(TGV)。

穿封装互连代表设计中的一个重要创新，被独立设计和制造以连接封装的正面和背面RDL。这些TPI由带有铜填充玻璃通孔(TGV)的玻璃基板构成，提供优秀的介电性能和增强的机械强度。这些特性显著减少高频信号损耗，同时支持高密度、高速光学引擎所需的细间距布线。

3

高性能互连设计和优化

互连的电性能在确定光电共封装引擎的整体系统性能方面发挥重要作用。设计优化专注于最小化EIC和光电子集成芯片之间以及EIC和封装基板之间的转换，以减少频率相关的插入损耗并在整个带宽范围内保持信号完整性。

图4：EIC和光电子集成芯片之间互连的频率响应特性，显示了从DC到150 GHz的差分S11、S21参数和串扰性能。

EIC和光电子集成芯片之间的微凸点直接连接展现出优异的性能特征。EIC和光电子集成芯片芯片焊盘之间的总互连长度仅为131微米，微凸点保持125微米的间距，精确匹配EIC和光电子集成芯片芯片焊盘布局。仿真结果显示在56 GHz时差分插入损耗值极低，为0.03 dB，在112 GHz时为0.09 dB，表明在高频频谱范围内具有优秀的信号保持能力。

图5：从EIC到封装基板的互连频率响应，比较了两种不同连接方法及其各自的性能特征。

从光学引擎封装到基板的信号路由可以通过两种不同的方法实现。第一种方法使用间距为250微米的C4凸点，由于与TGV间距的不匹配，需要在背面RDL上进行扇出布线。第二种方法采用能够精确匹配TGV间距的直接微凸点连接。这些方法之间的总信号路径长度差异显著，C4凸点设计约为1018微米，直接微凸点配置约为388微米。

图6：通过带有C4凸点连接的光学引擎封装传输的224 Gbps和448 Gbps PAM-4信号的仿真眼图，展现出清晰的眼图开口，表明信号质量优秀。

性能分析显示直接微凸点设计提供优越的电气特性。从DC到120GHz，直接微凸点设计保持优于20dB的回波损耗和优于-50dB的串扰。C4凸点设计虽然功能正常，但由于信号路径中额外转换造成的阻抗不匹配，在50GHz以上表现出回波损耗性能下降。

图7：比较了从DC到50 GHz测量的四种不同类型穿封装互连的归一化插入损耗性能，显示了基于玻璃的通孔的优越性能。

4

机械和热性能优化

机械可靠性代表光电共封装引擎设计的一个重要方面，特别是关于热循环条件下的封装翘曲和焊点疲劳寿命。热机械建模为这些复杂封装的长期可靠性和性能稳定性提供了重要见解。

图8：光学引擎翘曲分析，显示了半对称翘曲分布以及HPFS和ABS基于玻璃的TGV封装之间的比较。

机械分析显示使用两种不同类型TGV的光学引擎封装表现出相对较低的翘曲特征。采用高纯度熔融石英(HPFS)基于玻璃的TGV的封装显示约10微米的翘曲，而使用ABS基于玻璃的TGV的封装显示约15微米的翘曲。两个值都完全在高性能电子封装的可接受限制范围内。

图9：全面的可靠性分析，包括温度循环测试概况、应变能密度分布、焊点寿命比较和C4凸点的故障位置识别。

焊点可靠性分析专注于将封装连接到基板的C4焊点，数量约为3000个单独连接，具有统一的250微米间距。跨越-40°C到125°C的热循环仿真，一小时循环时间，提供了操作应力条件的现实评估。HPFS玻璃封装的最小焊点寿命超过1413个循环，ABS玻璃封装超过1044个循环，都超过了JEDEC标准要求的1000个循环。

图10：光学引擎封装在不同气流条件下的热仿真结果，显示了在5 m/s和10 m/s气流速度下的温度分布。

热管理确保光电子组件在操作条件下的最佳性能。热仿真研究了在25°C气流和5和10米每秒速度下的芯片表面温度，采用具有10毫米翅片高度的散热器。结果表明在10 m/s气流下光电子集成芯片温度可以保持在65°C或以下，确保对光电子性能没有不利影响，同时在整个温度范围内保持可靠运行。

5

未来影响和行业冲击

这种晶圆级异构集成平台从根本上改变了光学收发器制造，实现更高速度和改进的可扩展性。通过消除分立组件assembly要求，同时保持优越的信号完整性，该技术提供了针对大批量制造优化的成本效益和可扩展解决方案。该平台相对于传统的2.5D中介层和3D-TSV技术提供显著优势，特别是在制造复杂性和成本效率方面。

设计架构本质上支持与更大ASIC的扩展，使其非常适合高性能计算应用、AI集群和超大规模数据中心。从当前每通道224 Gbps到未来每通道448 Gbps能力的可扩展性确保了随着数据速率要求持续增加的长期可行性。这种技术进步代表了满足现代计算基础设施不断增长的带宽需求的重要步骤，同时保持了在下一代数据中心广泛部署所需的可靠性和成本效益。