总线信号完整性是高速数字设计的命门。终端电阻选并联还是串联，直接决定信号质量与功耗。而肖特基二极管，正在成为传统电阻方案的强劲对手。

1、并联终端：简单但费电

在接收端并联电阻到地，使输入阻抗等于传输线特征阻抗Z0，反射被完全吸收。信号以满幅度传播，波形最干净。

代价是直流功耗。5V系统配50欧姆电阻，静态电流高达100mA。双电阻戴维南方案虽降低驱动压力，但仍有持续功耗，电池供电系统几乎不可用。

2、串联终端：省电但折中

在驱动端串联电阻Rs，使Rs加输出阻抗等于Z0。信号以50%幅度出发，经负载端全反射后在接收端叠加为完整幅度。无直流功耗，是点对点拓扑的首选。

但串联电阻降低驱动能力，增加传播延迟，且只适用于短走线。总线场景下，多接收端无法逐一串联匹配。

3、肖特基二极管：第三条路

肖特基二极管正向压降仅0.3至0.4V，反向恢复时间短至纳秒级，天然适合高速终端。

SN74S1053和SN74F1016就是典型方案。二极管阵列接在总线末端，电压过冲时导通钳位，吸收负瞬变，同时不匹配传输线阻抗，避免了电阻方案的功耗和延迟问题。

对比传统方案：电阻终端功耗大、延迟高；二极管终端功耗极低、延迟几乎为零，还能同时抑制过冲和下冲。

本文凡亿教育原创文章，转载请注明来源！