答:orcad产生Cadence Allegro的网表的操作步骤如下；

第一步，选择原理图根目录，执行菜单Tools→Creat Netlist，或者是点击菜单栏上的图标，调出产生网表的界面，如图3-68所示；

图3-68 产生网表示意图

第二步，弹出的Creat Netlist界面中，选择的是PCB  Editor,产生Allegro的第一方网表，如图3-69所示；

图3-69 Allegro第一方网表参数设置示意图

第三步，输入Allegro第一方网表需要注意下面几个地方：

1） 需要勾选Creat PCB Editor Netlist，才会生成网表；

2） 下面的Netlist Files是输出网表的存储路径，不进行更改的话，是在当前原理图目录下，会自动产生allegro的文件夹，里面就是输出的网表；

3） 点击右侧的Setup设置按钮，如图3-70所示，勾选Ignore Electrical constraints选项，则忽略掉原理图中所添加的规则。

图3-70  输出网表设置示意图