目前，IC设计产业已成为半导体行业金字塔的顶端，IC设计工程师岗位也自然成为首选热门高薪岗位之一，越来越多的人来选择IC设计发展，为帮助小伙伴们在IC设计道路上走得更顺，今天我们来聊聊IC设计中的互连线
随着技术发展，集成电路CD的不断缩小，连线的寄生电阻和寄生电容对整个电路系统的影响越来越大，连线引入的寄生电阻、寄生电容也已成为IC设计中必需考虑的因素，根据布线要求，不同的地方需采用不同的连线设计。
1、铝连线
①适用条件：
连线电阻小、与Si、SiO2的黏附性好、与S形成良好欧姆接触、易加工、合金温度低、适用大电流密度传输；
②图形设计：
联通电路、设计规则限制、工艺成品率；
③需考虑的因素：
长线电阻限制、大电流密度限制、Si-Al互溶问题；
2、扩散区连线
①双极IC
发射区扩散层作互连，重渗杂，薄层电阻较小，一般在2-10欧姆左右；
②MOS IC
源、漏扩散区（电阻在10-30欧姆左右）做连线或直接将S、D区延伸而成，上升结电容；
3、多晶硅连线
CMOS用多晶硅工栅工艺，常用渗杂多晶硅作内连线，工艺简便，适用于小电流密度传输，尺寸下降，渗杂多晶硅薄层电阻上升，对较高要求采取Ti、W、Mo的硅化物做内连线，工序增加。
4、铜互连线
集成度上升，线长增加，寄生电阻不可忽略；
优点：电阻率较低、抗电迁移能力强作为IC引线；
缺点：对Si的污染，与Si和SiO的粘附性低，加工难。
5、交叉连线
①通过基区扩散电阻、埋层电阻上的氧化层走线，不添工艺和多占面积；
②“磷桥”作为交叉走线
③隔离槽进行交叉走线，隔离槽是重渗杂，扩散层薄层电阻小；隔离槽必须接地或副电源，使用受限；
④利用双基极或双集电极或加大极间距离进行交叉走线，芯片面积和寄生上升；
⑤VLSI或复杂IC中需要多层布线工艺，以满足电路互连需求。