目标阻抗是电源完整性设计里最基础也最核心的概念。面试的时候问到电源完整性，十有八九会从目标阻抗开始聊。它的思路其实很直接：你希望电源轨道上的电压波动控制在多少以内，反过来推算整个电源分配网络最多能有多大的阻抗。

什么是目标阻抗

目标阻抗，简单说就是电源分配网络（PDN）允许的最大阻抗值。只要从直流到工作频率范围内，PDN的阻抗都低于这个目标值，那么负载芯片动态电流变化引起的电压纹波就会在可接受范围内。

举个直观的例子

比如一个1.0V的内核电源，允许纹波比例是5%（也就是50mV），芯片工作时瞬态电流变化最大约2A，那么目标阻抗大约就是25毫欧。实际工程中还会留一些余量，一般做到目标值的70%到80%比较稳妥。

为什么不能只靠一个大电容

这是面试的经典追问。实际电容不是理想元件，它有等效串联电阻（ESR）和等效串联电感（ESL）。电容的阻抗随频率变化的曲线是先降后升的，最低点在谐振频率处。大容量电容谐振频率低，适合应对低频波动；小容量电容谐振频率高，适合应对高频波动。

所以实际的PDN设计是用多个不同容值的电容并联，把各自的低阻抗频段"拼"起来，在从直流到目标最高频率的整个范围内，都把阻抗压在目标线以下。

PCB布局对PDN的影响

很多面试者只记得电容选型，忽略了PCB布局的影响。实际上，电容的安装电感（过孔、走线引入的电感）往往比电容本身的ESL还大，直接决定了高频段的阻抗表现。

• 去耦电容尽量靠近芯片电源引脚摆放，缩短回流路径

• 电容过孔打在焊盘附近，过孔电感和走线电感都要控制

• 电源层和地层尽量相邻，利用平面电容提供高频去耦

• 同一电源网络的多个电容分散摆放，不要集中在一处

仿真是怎么验证的

工程上做电源完整性仿真，就是把VRM模型、板级PDN模型、芯片封装模型都串起来，看从芯片引脚看进去的阻抗曲线是否全程低于目标阻抗线。如果某个频段凸起来超过了目标，就说明那里去耦不够，需要针对性地补电容或者调整布局。

核心关键词

目标阻抗、电源完整性、PDN阻抗、去耦电容、等效串联电感ESL、电容谐振频率、电源分配网络、PI仿真、VRM模型、平面电容