本文概述
反射是高速信号完整性的核心问题之一，端接是抑制反射的标准手段，也是PCB仿真/高速设计面试的高频题。面试官想听的不是“加个匹配电阻”，而是你懂不懂反射的产生机理（阻抗不连续、阻抗失配）、不同端接方式的原理和适用场景（源端串联、末端并联、戴维南、AC端接）、以及端接对功耗和信号质量的影响。本文从“反射来自阻抗失配”讲起，讲反射系数与阻抗匹配、串联源端端接（匹配源阻抗）、并联末端端接（匹配负载）、戴维南和AC端接的取舍、以及按信号类型和拓扑选端接，强调端接方式和阻值依赖走线阻抗和拓扑，不套固定值。
核心要点
反射产生：信号在阻抗不连续/失配处发生部分或全部反射，造成过冲、振铃、误码
反射系数 ρ = (Z2-Z1)/(Z2+Z1)，阻抗匹配（Z2=Z1）时无反射
串联端接（源端）：串阻匹配源阻抗（Rs+Rdrv=Z0），吸收反射、低功耗，适合点对点
并联端接（末端）：并联电阻匹配Z0到地/电源，消除末端反射，但功耗大
戴维南端接：两个电阻并联等效Z0，兼顾上下拉；AC端接：串联电容+电阻，只对高频匹配、省功耗
选型：按拓扑（点对点/多点）、信号方向（单向/双向）、功耗和摆幅要求定
面试官考察点
考察点拆解
面试官问端接，重点考察：第一，你懂不懂反射的产生机理和反射系数；第二，你懂不懂几种端接方式的原理（源端串联、末端并联、戴维南、AC）和各自适用场景；第三，你会不会按拓扑和信号类型选端接；第四，有没有实际用仿真验证过端接效果。
追问方向：反射怎么产生、串联和并联端接区别、源端为什么用串联、AC端接是什么、怎么验证端接效果。
回答思路
答题主线
建议按“反射机理 → 端接原理 → 各种端接对比 → 选型与验证”来答，先讲清机理再落到选型。
先讲反射：阻抗失配、反射系数。
讲端接原理：匹配阻抗消除反射。
讲方式对比：串联/并联/戴维南/AC。
讲选型验证：按拓扑选、仿真验证。
参考回答
我先讲反射是怎么产生的，再讲端接怎么做。
第一，反射机理。信号沿传输线传播，遇到阻抗不连续或端接不匹配时，一部分能量被反射回来，形成过冲、振铃、台阶，严重时造成误码。反射系数 ρ = (Z2-Z1)/(Z2+Z1)，当阻抗匹配（Z2=Z1）时ρ=0，无反射。所以端接的本质是让源端或负载端阻抗与传输线特性阻抗匹配。
第二，各种端接方式。
源端串联端接：在驱动端串一个电阻（Rs+Rdrv=Z0），让源端看到的是匹配阻抗。信号发射到负载端反射回来被源端吸收，末端电压在反射回来后逐步建立。优点是功耗低、适合点对点单向信号（如时钟、单端数据），缺点是不适合双向总线；
末端并联端接：在接收端并一个等于Z0的电阻到地（或电源），末端阻抗匹配，直接消除反射。信号质量好，但直流功耗大（并联电阻持续耗流），不适合低功耗；
戴维南端接：两个电阻（如上下拉到地和电源）并联等效等于Z0，兼顾上下拉和匹配，但功耗同样较大；
AC端接：末端串一个电容再加电阻到地，电容隔直流，只有高频信号被匹配，功耗低，适合摆幅受限或功耗敏感场景。
第三，选型。按拓扑和信号定：
点对点、单向（源驱动到单负载）：源端串联最常用、省功耗；
双向总线（读/写复用）：末端并联或戴维南更合适（双向都匹配）；
低功耗或摆幅敏感：AC端接或源端串联；
关键高速链路：并联端接信号质量最好，代价是功耗。
第四，验证。端接设计用仿真验证：TDR看阻抗不连续、瞬态仿真看波形（过冲、振铃、眼图），对比不同端接方式的效果，再实测确认。阻值要和走线特性阻抗匹配计算，不套固定值。
面试官可能追问
常见失分表达
准备动作
核心关键词
