FPGA阻塞赋值与非阻塞赋值怎么理解？时序逻辑代码规范怎么做？FPGA面试-凡亿面试

凡亿助教-六六

凡事用心，一起进步

打开APP

公司名片



凡亿课堂 | 面试指南

 

当前位置: 首页面试指南

FPGA阻塞赋值与非阻塞赋值怎么理解？时序逻辑代码规范怎么做？FPGA面试

浏览量:254

2026-09-12 15:38:11

本文概述

阻塞赋值与非阻塞赋值是FPGA面试最高频的基础题，也是很多综合问题的根源。面试官想听的不是“时序逻辑用非阻塞”，而是你懂不懂两者的执行语义（阻塞立即生效 vs 非阻塞先算后统一更新）、与硬件行为的对应（组合逻辑 vs 触发器）、误用的后果（仿真与综合不一致、竞争冒险）、以及编码规范（组合逻辑用阻塞、时序逻辑用非阻塞、不要混用）。本文从“赋值语句与硬件对应”讲起，讲阻塞赋值（=，立即生效，组合逻辑）、非阻塞赋值（<=，先计算后统一更新，时序逻辑）、两者的对比与对应硬件、误用后果（仿真错误、综合后行为不同）、以及编码规范与面试表达，强调规范按代码风格和综合工具理解。

核心要点

阻塞赋值“=”：立即生效，语句顺序执行，对应组合逻辑
非阻塞赋值“<=”：先算右边、块结束统一更新，对应时序逻辑（触发器）
组合逻辑always用阻塞、时序逻辑always用非阻塞，这是核心规范
误用后果：仿真与综合不一致、产生意外锁存器、竞争冒险
非阻塞的意义：模拟触发器的并行更新，避免多触发器赋值顺序问题
规范：一个always块里不要混用，赋值给同一变量保持统一

Verilog的阻塞赋值和非阻塞赋值有什么区别？什么时候用哪个？

面试官考察点

考察点拆解

面试官问阻塞/非阻塞，重点考察：第一，你懂不懂两者的执行语义（立即生效 vs 统一更新）；第二，你懂不懂与硬件的对应（组合 vs 时序）；第三，你懂不懂误用的后果；第四，有没有良好的编码规范。

追问方向：两者区别、什么时候用哪个、混用会怎样、为什么时序用非阻塞。

回答思路

答题主线

建议按“语义区别 → 硬件对应 → 误用后果 → 编码规范”来答，从语言到硬件。

先讲语义：立即 vs 统一更新。
讲对应：组合 vs 时序。
讲后果：仿真实测不一致。
讲规范：怎么用。

参考回答

我先讲两者的语义，再讲怎么用。

第一，语义区别。

阻塞赋值“=”：立即生效，语句按顺序执行，前一句赋值马上影响后一句；
非阻塞赋值“<=”：先计算右边表达式，到always块结束统一更新，语句之间不相互影响本次执行。

第二，与硬件对应。

阻塞赋值对应组合逻辑：信号即时传递（如组合always块、assign）；
非阻塞赋值对应时序逻辑：触发器的行为——时钟沿采集输入、统一更新输出（并行更新）。

第三，误用后果。1）时序逻辑用阻塞：仿真时语句顺序影响结果，综合后多个触发器赋值顺序可能与仿真不一致，出现仿真与综合不一致；2）组合逻辑用非阻塞：容易产生意外锁存器（latch）；3）混用导致竞争冒险和难调试。

第四，编码规范。

组合逻辑always块用阻塞赋值（=）；
时序逻辑always块用非阻塞赋值（<=）；
不要在一个always块里混用两种赋值；
同一变量在不同块/不同条件下保持统一，避免多驱动；
组合逻辑注意所有分支赋值，避免锁存器。

面试表达上，讲清“非阻塞赋值模拟了触发器的并行更新特性”是加分点。

面试官可能追问

追问 1：为什么时序逻辑要用非阻塞赋值？

非阻塞赋值的语义（先计算右边、块结束统一更新）正好对应触发器的行为：所有触发器在时钟沿同时采样、统一更新，与硬件并行执行一致。如果用阻塞赋值，语句顺序会引入“前一个赋值影响后一个”的串行语义，仿真结果可能与综合后的硬件行为不一致（产生错误仿真通过但上板不对）。这是RTL编码的核心规范。

追问 2：组合逻辑里用非阻塞赋值会怎样？

组合逻辑要求信号立即传递（透明），非阻塞赋值在块结束才更新，语义与组合逻辑不符：1）仿真行为错误（信号延迟一拍）；2）综合时可能产生意外的锁存器（latch）或不期望的时序；3）组合逻辑赋值不完整时更易生成锁存器。所以组合逻辑（纯组合always块）用阻塞赋值。

追问 3：锁存器（latch）是怎么产生的？为什么不好？

锁存器产生：组合逻辑always块中，某些条件分支没有给所有变量赋值（信号保持旧值），综合工具就用锁存器保持。问题：1）锁存器是电平敏感存储，时序难分析、易受毛刺影响；2）可测性和STA（静态时序分析）困难；3）与期望的寄存器行为不一致，通常不是设计意图。避免：组合逻辑所有分支都赋值（给默认值）。

追问 4：阻塞和非阻塞能混用吗？

不要在同一个always块里混用“=”和“<=”给同一组信号，会导致行为难预测、仿真与综合不一致。规范做法：组合always块全用阻塞、时序always块全用非阻塞；不同always块（不同变量）之间各自统一。也有少量例外技巧（如用临时变量），但面试和常规工程按规范来，避免花式写法。

追问 5：写计数器时用阻塞赋值会有什么现象？

计数器是时序逻辑，用非阻塞：每个时钟沿count<=count+1，所有触发器并行更新，行为正确。用阻塞赋值：语句立即生效，仿真里count在块内立刻加1，但综合成硬件后多个触发器是并行更新的，仿真与硬件行为不一致——比如复位、使能条件下仿真看起来对，上板却出错。这就是“仿真通过上板不对”的典型来源之一，也是面试官想听到的后果。