SiC MOSFET开关快、损耗低，但更容易暴露寄生电感、电容和共模路径。面试时要把功率回路、栅极回路、Kelvin Source、米勒效应和EMI权衡讲清楚。
面试先答结论：SiC不是“器件不稳定所以振铃”，恰恰是因为它能非常快地开关，原来在硅MOSFET上不明显的寄生电感、电容和公共源极电感会被快速di/dt、dv/dt激发出来。解决振铃的核心是先减小寄生和回路面积，再用驱动参数、阻尼和吸收网络做权衡。
先把两个回路分清楚
功率换流回路决定主电流的寄生电感；栅极驱动回路决定Vgs响应、米勒耦合和误导通风险。很多面试回答只会说“加大栅极电阻”，但如果功率回路本身很差，加电阻只是在用更慢的边沿掩盖布局问题。
一个面试官愿意继续听的回答
“SiC振铃我会先区分是Vds功率回路振铃，还是Vgs驱动振铃。Vds过冲重点看换流回路寄生电感、DC-Link电容位置和器件封装；Vgs振铃则重点看栅极环路、公共源极电感、米勒电流和驱动器上下拉能力。我会先通过布局降低寄生，再分别调整开通/关断电阻，必要时加磁珠或Snubber。最后同时看开关损耗、过冲、EMI和温升，因为把波形压得很漂亮但效率明显下降，也不算好设计。”
面试官追问：为什么“加大栅极电阻”不是万能答案？
因为它会降低dv/dt和di/dt，振铃可能变小，但同时开关时间变长、开关损耗增加、器件结温上升。真正的优化目标是找到可靠性、效率、EMI和驱动稳定性之间的平衡点。
Q：怎么判断是否发生误导通？
A：用合适带宽和低寄生探测方式看Vgs，结合另一只管的dv/dt时刻观察是否跨过阈值，并同步看桥臂电流异常。
Q：示波器为什么可能“测出假的振铃”？
A：长地线会引入探头环路电感，宽带高速节点上会把测量系统自身谐振叠加进去。要用短接地弹簧、差分探头或专用连接方式。
求职表达：SiC题目最能看出你是否有“波形—寄生—布局—损耗—EMI”闭环思维。回答时最好带一个你实际抓过的Vds/Vgs波形问题。
核心关键词：电源工程师面试SiC MOSFET栅极振铃dv/dt电源面试题
