共模电感是EMC面试里很容易被背参数带偏的器件。真正有价值的回答需要说明：它主要抑制哪种电流、为什么位置重要、差模信号是否会被影响，以及寄生参数如何限制高频效果。
面试先抓这几个点：
理想共模电流在两根线中同向流动，磁通叠加，因此共模电感呈现较高阻抗。
正常差模电流方向相反，磁通大体抵消，所以对有用差模信号影响较小。
器件通常要靠近噪声出入口放置，避免被滤掉之前的共模电流已经在PCB上形成大面积辐射路径。
高速接口除了共模阻抗，还要看差模插损、寄生电容、额定电流和饱和特性。
面试官真正想听什么
这类题不适合只背一句结论。更稳妥的回答方式是先说明判断条件，再讲工程动作，最后补上验证手段和常见风险。这样更容易让面试官判断你是否真正做过相关工作。
回答时可以按这几个方面组织
放置位置
工程判断尽量靠近连接器或噪声边界
原因缩短未滤波共模电流在板内传播的路径
阻抗曲线
工程判断看目标频段的共模阻抗
原因只看100MHz单点数值可能错过实际超标频段
信号完整性
工程判断看差模插损与寄生
原因高速接口滤得太重可能把眼图一起滤坏
电流能力
工程判断额定电流、温升和磁芯饱和
原因直流或低频差模电流太大仍可能带来热与非理想效应
一个更像工程师的参考回答
我选共模电感时不会只看“几百欧@100MHz”。我会先根据EMI测试或近场定位判断主要共模噪声频段，再看器件在该频段的共模阻抗，同时检查差模插损，避免高速信号被明显衰减。布局上我倾向于靠近连接器或线缆出入口，因为共模电流一旦沿板内长距离传播，再在末端滤掉，前面的辐射路径已经形成。对于USB、CAN、以太网等接口，还需要结合接口速率、ESD器件和参考地结构一起评估。
面试官可能继续追问
共模电感为什么对差模信号影响相对小？
共模阻抗越大越好吗？
共模电感放在接口远端会有什么问题？
为什么同一个器件在不同PCB上EMC效果差很多？
容易失分的回答
把共模电感理解成“串一个电感滤高频”。
只看额定电流和一个阻抗数字，不看频率曲线。
高速接口随便加大阻抗器件，完全不验证眼图或插损。
面试前可以这样准备
能画出共模电流和差模电流在两根线中的方向。
选一个实际共模电感datasheet，看懂共模阻抗和差模插损曲线。
准备解释为什么EMC器件位置和器件型号同样重要。
核心关键词：共模电感、共模噪声、EMI滤波、接口EMC、EMC工程师面试
