SDA被卡低,为何要先补9个时钟?



0 评论
331 浏览
2026-08-27 15:11:26
文章
时序原本通过,加上时钟不确定度为何违例?



0 评论
261 浏览
2026-08-22 11:19:55
文章
FPGA引脚能翻转,IO电平为何不能乱选?



0 评论
298 浏览
2026-08-10 10:39:26
文章
FPGA分频时钟能跑,为何约束仍会漏?



0 评论
247 浏览
2026-08-05 10:24:09
文章
你在用什么工具画时序图?教你在VScode中用C语言画时序图!



0 评论
1148 浏览
2025-08-28 17:11:52
文章
阻抗、电抗、容抗和感抗的区别和联系,你真的懂吗?



0 评论
1333 浏览
2025-07-10 17:07:35
文章
SiC Crosstalk小叙



0 评论
1513 浏览
2025-04-23 15:10:11
文章
2026-08-19 17:02:58









