一块PCB板卡住英伟达AI帝国：Kyber NVL144确认延期超12个月，78层正交背板成制造"天堑"导语：据半导体研究机构SemiAnalysis最新披露，英伟达下一代旗舰机架Kyber NVL144因核心PCB中板（正交背板）的制造工

做开关电源设计的人都知道，传导干扰是个让人头疼的问题。整改起来费时间、费成本，很多时候加了 EMI 滤波器、换了屏蔽罩，效果还是不理想。其实，传导干扰的根源往往在功率环路的布局上。功率环路的面积越大、走线越长，产生的电磁干扰就越严重。说白了

有个朋友用GaN做车载DC-DC，效率上去了，结果EMI炸穿。他第一反应是GaN器件有问题，想换供应商。我让他把板子发过来，一眼就找到问题所在——PCB layout。这不是个案。我见过太多工程师把GaN当成"升级版MOSFET"来用，结果

电源平面一分割，缝隙就成了EMI的"天线"。很多工程师只关注电压隔离，却忽略了缝隙长度对辐射的致命影响。1、缝隙为什么是EMI杀手当信号走线跨越电源平面的分割缝隙时，回流路径被迫绕行。环路面积急剧增大，直接后果是辐射发射飙升。实测数据很残酷

SW节点振铃是开关电源设计中最常见的"隐形杀手"。它不仅引发EMI超标，更可能击穿MOSFET，导致炸机。搞定振铃，RC吸收电路是第一道防线。1、振铃从何而来？本质是寄生电感Lp与寄生电容Cp构成的LC谐振回路。开关管高速切换时，di/dt

很多工程师把包地当作时钟布线的万能药，但包地没做好，不仅没用，还可能让EMI更糟糕。1、包地的本质是什么？包地是锦上添花，不是雪中送炭。它的核心作用是提供低阻抗回流路径和电磁屏蔽。但这一切的前提是——你得有一个完整的地平面。没有完整地平面，

印刷电路板（PCB）的合理布局和布线是电子产品设计中的关键环节，直接影响电路的性能、可靠性和制造成本。良好的布局和布线不仅能减少电磁干扰（EMI），提高信号完整性，还能显著提升生产效率。一、合理布局的原则功能模块划分明确将整个电路按功能模块

凌晨两点，实验室里又只剩下我一个人。频谱仪屏幕上的曲线像过山车一样起伏，150MHz那个尖刺又冒出来了。改了两周，加了三级滤波器，换了两版共模电感，余量还是不够。我把原理图翻来覆去看了七八遍，器件参数没问题，滤波拓扑也对，可就是过不去。后来

说起来你可能不信，上个月有个学员找我，说他做的一款 DC-DC 电源，EMI 测试前前后后改了 8 版都没过。换滤波器、加屏蔽罩、重新布线，连芯片都换了封装，折腾了两个月，烧了万把块打板费，最后还是超标。他发来测试报告和 PCB 给我看，我

在高速PCB设计中，信号过孔的反焊盘（Anti-pad）尺寸直接影响信号完整性和电源完整性。反焊盘过大会挖穿参考平面，导致阻抗突变和EMI问题；过小则可能引发短路风险。如何平衡两者成为关键设计挑战。1、反焊盘的核心作用反焊盘是过孔焊盘与参考

在高速PCB设计中，信号回流路径是影响信号完整性和电磁兼容性的关键因素。当信号跨分割平面时，其回流路径被阻断，可能引发类似天线的辐射效应，导致EMI超标。1、回流路径的基本原理高速信号的回流路径通常选择阻抗最低的路径，尤其是高频信号会紧贴信

上周五晚上十点半，我蹲在实验室地上，对着一块死活过不了EMI认证的电源板发呆。老板在旁边叹气："要不换进口的共模电感试试？"我查了下报价——好家伙，一个磁环加人工费顶我半个月工资。后来呢？后来我没花钱，用了三个"土得掉渣"的办法，三天之内把

上个月有个做电源的学员找我诉苦，说他产品过不了EMI传导认证，找了家专业整改机构，花了3万块，换了滤波器、加了屏蔽罩，结果测试报告一出来，差点没背过气去——超标频点一个没少。整改机构拍胸脯说"再给我们加两个月，肯定能过"。他跑来问我：这钱是

上周有个学员找我吐槽，说他做的一款DC-DC电源，EMI传导测试死活过不了。前前后后改了8版，换了滤波器、加了屏蔽罩、重新布线，连芯片都换了封装形式。折腾了两个月，烧了万把块打板费，最后还是超标。他发来测试报告和PCB给我看，我一看就笑了—

EMI 过不了，板子就得重画。做过高速设计的人应该都遇到过：原理图没问题，功能也正常，但一过 EMC 测试就跪了。辐射发射超标，传导发射超标，怎么改都降不下来。这时候很多人开始各种"补救"：加磁珠、加电容、包铜箔、改外壳……有时候能过，有时

电源接口是电子设备与外部电网的连接点，也是电磁干扰（EMI）的主要传导路径。若滤波设计不当，设备可能因辐射超标无法通过认证，甚至干扰其他设备。共模电感、X电容和Y电容的组合是电源滤波的核心方案，但如何合理配对？一、电源接口的EMC问题本质电