（本文编译自Semiconductor Engineering）

支撑人工智能革命的先进制程芯片需求呈现爆发式增长，正持续考验全球半导体产业的供给能力。从支撑大语言模型的超大规模数据中心，到智能手机、物联网设备和自动驾驶系统的边缘AI，各领域对尖端半导体的渴求已形成叠加效应。然而，这类芯片的制造高度依赖极紫外（EUV）光刻技术，该技术本身的规模化瓶颈已成为制约行业发展的关键障碍。

自2019年首批商用EUV芯片问世以来，设备迭代、掩模生成和光刻胶技术的持续改进已使该技术趋于稳定。尽管良率持续提升，但与成熟度更高的深紫外（DUV）光刻相比仍存在显著差距。工艺稳定性需要持续监控与微调，而发电设备、专用设备及耗材方面的高额投入，使得EUV技术的普及仍面临经济性挑战。

AI需求曲线垂直化

AI算力需求呈现垂直增长态势，直接重塑半导体产业格局。AI工作负载、高带宽存储（HBM）及新一代移动计算设备，共同推动着制程节点向更精细方向演进。每次技术迭代都意味着更复杂的EUV制造工艺，其中高数值孔径（High-NA）EUV已成为1.8纳米及以下制程量产的唯一可行方案。

英伟达、AMD和英特尔的尖端AI芯片已普遍采用EUV制造的5nm和3nm工艺，而向2nm全环绕栅极（GAA）晶体管的演进将进一步增强对EUV技术的依赖。

在HBM领域，三星、美光、SK海力士正选择性部署EUV技术，虽然存储单元阵列仍以采用DUV为主，但逻辑电路等关键零件已开始导入EUV技术以提升密度与精度。

除了AI和HBM，用于5G、自动驾驶系统和边缘计算的下一代逻辑器件，在某些关键层上也将需要极紫外光刻（EUV）技术的分辨率优势。根本挑战在于，尽管对AI芯片的需求呈指数级增长，但能够生产基于EUV的芯片的晶圆厂数量仍然有限。

目前全球仅台积电、三星、英特尔、SK海力士和美光五家企业具备EUV量产能力，共同掌控着5nm制程的全球供给。日本Rapidus联盟携北海道IIM-1晶圆厂加入战局，计划2027年实现EUV量产，但行业寡头格局短期难以改变。

ASML作为EUV设备唯一供应商，其订单积压已超过三年。台积电美国厂、英特尔欧美扩建项目、三星德州代厂工计划对EUV设备的渴求，使得供需缺口持续扩大。据预测，未来5-7年AI芯片市场规模将膨胀至当前10倍规模，台积电2nm工艺订单排期已延至2026年。

EUV设备瓶颈

面对EUV设备瓶颈，由政府支持的研究中心积极介入。比利时的imec和由美国芯片法案资助的EUV Accelerator等设施，专注于推动EUV掩模技术、工艺控制和抗蚀剂化学的发展，以提高良率并降低每片晶圆的成本。

imec在测试和验证下一代掩模材料方面发挥了关键作用，这些材料可提高特征分辨率，同时减少随机缺陷。EUV Accelerator则通过提供尖端EUV工具和研究平台，加速制造和行业采用。

由于EUV的使用和成本限制，许多领先的晶圆厂开始转向创新的光刻策略。混合光刻技术已成为标准，即EUV仅用于最关键的层，而193nm ArF、ArF浸没和KrF（248nm）扫描仪处理要求不高的特征。多重曝光技术，如双重和四重曝光，也将DUV的应用范围大幅扩展，使晶圆厂无需进行EUV投资即可生产更小的特征尺寸。此外，一些公司还在探索纳米压印光刻（NIL）和特定层的自组装图案化等技术。

EUV光刻技术还面临着掩模基础设施的挑战。EUV掩模的反射式结构引入了新的故障模式，微小缺陷就可能导致图案化故障，增加缺陷率并降低良率。

为解决这一问题，研究人员在改进多光束掩模写入器、高透明度薄膜以及实现无缺陷掩模坯料等方面不断努力。多光束电子束掩模写入技术显著减少了创建高精度、无缺陷掩模所需的时间。传统的单光束掩模写入器速度慢且容易出现图案错误，但多光束系统使用数千条平行电子束来加速生产，同时保持亚纳米精度。

薄膜技术（即掩膜上的保护层）也取得了显著的进步。早期的EUV薄膜非常脆弱，传输效率低，降低了扫描仪的生产率。新型碳基薄膜显著提高了热稳定性和传输率，延长了掩膜的使用寿命，且不会退化。这反过来又减少了频繁更换掩膜的需要，而更换掩膜是一个昂贵且耗时的过程。此外，它还提高了晶圆之间的一致性。

掩模耐久性、图案保真度和整体缺陷控制方面的进步有助于晶圆厂将EUV良率推向与更成熟的DUV技术相当的水平，但掩模成本仍然是一项沉重的财务负担。该行业正在积极努力应对这些经济挑战和技术挑战。

材料进步

光刻胶材料同样是实现EUV光刻高良率和工艺稳定性的关键难题。化学放大光刻胶（CAR）虽长期作为行业标准，但在先进节点面临酸扩散和随机缺陷等问题，限制了其满足下一代半导体制造要求的能力。

为克服这些局限性，业界积极探索金属氧化物光刻胶（MOR）、Aether干光刻胶技术以及多触发光刻胶（MTR）等替代技术。MOR在EUV波长下吸收率强、对比度好，但对工艺条件敏感；Aether干光刻胶技术通过气相沉积施加MOR，增强了工艺控制；MTR使用小分子实现更小特征尺寸和更高分辨率，采用受控催化过程减少酸扩散。然而，这些光刻胶平台都存在各自的工艺敏感性，需要晶圆厂加以解决。

随着半导体制造商向高NA EUV过渡，这些材料限制将变得更加明显，需要突破分子工程界限的新型光刻胶和底层。虽然目前没有一种光刻胶平台能够满足所有EUV要求，但CAR、MOR、MTR和干光刻胶的不断进步代表了解决EUV最紧迫的材料挑战的多种途径。

AI工艺控制

在工艺控制方面，晶圆厂越来越依赖AI和机器学习技术。Tignis和新思科技等公司开发的以AI驱动的计量工具，能够实时分析工艺变化并纠正影响良率的因素。

这些系统可根据实时数据动态调整扫描仪参数，优化曝光剂量、对准公差和抗蚀剂烘烤条件，减少变化。机器学习模型经过大量晶圆训练，能够识别随机缺陷趋势并提出纠正措施，加速EUV开发的学习周期，实现一次成功曝光，并提供快速的按需故障排除。

随着EUV光刻技术的规模化应用，人工智能驱动的工艺控制将成为晶圆厂之间的关键分水岭：成功最大化光刻机产能的厂商与那些持续受工艺波动困扰的厂商将拉开显著差距。

扩大EUV规模的途径

EUV最大的成本驱动因素之一是光源。EUV光刻依靠高能激光源产生波长为13.5nm的极紫外光，但这些光源效率低下，大部分能量在到达晶圆前就已损失。

ASML的最新一代扫描仪功耗巨大，运营成本高昂。劳伦斯利弗莫尔国家实验室（LLNL）的研究人员正在探索替代的激光驱动等离子源，以提高EUV功率效率。他们开发的二极管泵浦固态激光器（DPSSL）电气效率更高，总体功耗更低，有望降低每片晶圆的成本，同时保持良率。

冲绳科学技术研究所（OIST）则致力于提高扫描仪本身的光子利用率，通过优化镜面涂层和减少光学像差，增加到达晶圆的光的百分比，提高工具效率并减少曝光时间。

将EUV扩展到尖端晶圆厂之外

要使EUV扩展到全球最大芯片制造商之外的晶圆厂，需要采用替代的商业模式和基础设施战略。

一方面，生产线上的所有设备都需要大量投资，这给企业带来了巨大的财务风险；另一方面，在imec和美国芯片法案资助的EUV Accelerator等研究中心共享EUV基础设施，以及采取类似芯片的策略，让专门生产特定芯片的晶圆厂拥有市场，而非每家都试图采用全节点EUV，这些都为扩大EUV应用提供了潜在的解决方案。

每种模式都代表着扩大EUV应用的潜在解决方案，但都依赖于成本降低、工艺控制和基础设施开发的持续进步。对基于EUV的芯片的需求只会加速增长，而该技术能否不局限于行业最大的参与者将决定半导体制造的下一阶段。

结语

EUV光刻技术的未来发展取决于需求增长与行业扩展能力之间的博弈。下一代先进节点处理器将推动制造能力达到极限，满足这一需求需要从根本上改变EUV的部署和访问方式。

行业必须加速光刻胶材料的突破，改进高良率工艺控制，突破节能光源的界限，同时探索新的业务和制造模式，使小型晶圆厂能够集成先进的光刻技术。EUV已经重塑了半导体制造业，其下一步的发展将决定该行业如何扩大对这一关键技术的应用范围，引领行业迈向新的发展阶段。