1、‌查看工具自带拥塞报告‌

布局布线完成后，直接打开EDA工具的「布线拥塞分析报告」，报告里红色高亮的区域就是拥塞热点。

如果局部区域的走线资源占用率超过90%，哪怕整体资源占比很低，也属于典型的局部拥塞。

2、‌核对局部资源密度‌

调出FPGA芯片的资源热力图，查看单个CLB区域的LUT、寄存器占用率。

如果某一小块区域的资源占用率超过80%，远高于全芯片平均水平，就说明存在局部逻辑扎堆的拥塞隐患。

‌3、检查长距离走线占比‌

统计全设计里跨3个以上时钟区域的长距离走线数量。

如果这类长走线占比超过15%，大量占用全局布线通道，哪怕整体逻辑不多，也会引发隐性局部拥塞。

4、‌观察布线迭代状态‌

布线过程中如果工具反复在同一个区域迭代尝试路径，耗时远超其他区域，最后报出“走线资源不足”报错，基本可以判定该区域存在局部拥塞。

本文凡亿教育原创文章，转载请注明来源！