外延工艺作为常见的半导体器件制造工艺，一直以来是企业组织大力发展的重点，自然也成为电子工程师需要了解的基础知识，所以本文将谈谈外延工艺、质量和检验技术。

外延系统和工艺过程：

外延系统装置包括气体分配及控制系统、加热和测温装置、反应室、废气处理装置。工艺过程包括：

1、衬底和记作处理：衬底处理主要是为了去除衬底圆片表面氧化层及尘粒，冲洗干燥后放入石墨基座内。对于已经用过的石墨基座应预先经过HCI腐蚀，去除前次外延留在上面的硅。

2、掺杂剂配制：掺杂剂有气态源，如磷烷PH3，硼烷B2H6等;液态源如POCl3、BBr3等，不同的器件对外延层电阻率及导电类型要求不同，必须根据电阻率精确控制掺杂源的用量。

3、外延生长：主要程序为:装炉一通气， 先通氮气再通氢气——升温——衬底热处理或HCI抛光——外延生长——氢气冲洗——降温——氨气冲洗。当基座温度降到300℃以下时开炉取片。

外延质量和检验：

外延层质量应满足:晶体结构完整、电阻率精确而均匀、外延层厚度均匀且在范围内、表面光洁，无氧化和白雾、表面缺陷(角锥体、乳突、星形缺陷等)和体内缺陷(位错、层错、滑移线等）要少。

外延质量检验内容包括:电阻率、杂质浓度分布、外延层厚度、少子寿命及迁移率、夹层位错与层错密度、表面缺陷等。生产中通常检测项目是缺陷密度、电阻率和外延层厚度。外延层厚度测量方法有层错法、磨角或滚槽染色法、直读法、红外干涉法等。电阻率测量的方法有四探针法、三探针法、电容一电压法、 扩展电阻法，对于外延层电阻率较高或者厚度较薄的外延层往往采用电容一电压法、 扩展电阻法等。

晶体缺陷包括体内和表面缺陷，体内缺陷包括位错和层错。

位错通常由衬底中的位错延伸而成，当衬底表面存在机械损伤，片子在升降温过程中遭受巨大热冲击时，就会在晶体内产生大量位错,因此应该避免衬底硅片机械划伤和衬底不均匀升降温。位错的检验方法有铬酸化学腐蚀法、红外显微镜直接观察法、X射线衍射形貌照相法和扫描电子显微镜分析法等。

层错有外延层错和热氧化层错两种。当衬底表面存在划痕、杂质沾污、氧化物或局部杂质积累，而外延时晶核恰巧在这些不均匀区域内长大，就会破坏衬底原来的晶格原子的规则排列，造成外延层和衬底间的晶格失配。这是失配随着外延生长过程逐渐传播开来，一直到达晶体表面，成为区域性缺陷，这就是外延层错。防止外延层错，外延前先将衬底在外延炉反应室内进行HC1气相抛光，提高氢气浓度，控制好外延生长温度和速率等都是行之有效的方法。单位面积内的层错数量为层错密度。将外延片在按比例配成的：二氧化铬、HF水溶液中腐蚀后，置于显微镜下观测，就能测出层错密度。

表面缺陷通过肉眼和显微镜可以直接观察到，主要有划痕、雾状、角锥体、乳突、星形缺陷、小丘和雪球、麻坑、弯曲、图形漂移和畸变等，主要形成原因是操作不当,环境不洁、底制备不良、生长条件不适当等，采用相对措施即可降低层数密度。

铬酸腐蚀法检验位错：

①将硅片在321硅腐蚀液中腐蚀，腐蚀厚度大约为(20- -30)μ m；

②配置腐蚀液：

原液：三氧化二铬：纯水=1:2

铬酸腐蚀液：原液：40%HF溶液=1：1

硅片在腐蚀液中浸泡（3-4）min；

③用纯水冲洗干净后甩干；

④在显微镜下观察，测出位错密度。